集成电路工程导论 课件 03-集成电路设计

项目三集成电路设计1项目3｜集成电路设计学习导航01任务3.1集成电路分类02任务3.2集成电路设计流程03任务3.3认识EDA工具-CadenceVirtuoso和MentorCalibre204任务3.4CMOS反相器设计实例项目3｜集成电路设计任务3.13-Task3.1集成电路分类-按功能分类·按应用分类项目3｜集成电路设计3.1.1集成电路按功能分类概述（1/2）4三大基本功能类型根据电路处理信号的类型，集成电路可分为模拟IC、数字IC和混合信号IC三大类。模拟集成电路处理连续变化的模拟信号（电压、电流），如运算放大器、比较器、ADC/DAC中的模拟部分。数字集成电路处理离散的数字信号（0/1逻辑电平），如微处理器、存储器、逻辑门阵列。混合信号集成电路在同一芯片上同时集成模拟电路与数字电路，实现模数/数模混合处理。项目3｜集成电路设计3.1.1集成电路按功能分类概述（2/2）信号链概念信号从采集、处理到输出的完整路径，通常包括：传感器→放大器→滤波器→ADC→DSP→DAC→驱动器系统级芯片趋势：现代IC趋向SoC集成，单个芯片同时包含模拟前端、数字处理和接口电路信号链是理解集成电路功能分类的核心概念，体现了从模拟到数字再回到模拟的信号流转过程5项目3｜集成电路设计信号链（SignalChain）框图信号链描述了信号从采集到输出的完整处理路径，有助于把握各类集成电路在系统中的位置和作用。典型信号链从左到右包含：物理信号（声/光/热/力）传感器→采集物理量并转为电信号放大器（Amplifier）→放大微弱电信号模数转换ADC→数字处理DSP/MCU/FPGA数模转换DAC→还原为模拟信号驱动输出功率放大器/执行器→输出到现实世界6项目3｜集成电路设计模拟集成电路详解定义与特征处理连续变化信号的IC，输入输出呈连续函数关系；对噪声、温度、工艺偏差高度敏感典型模拟IC类型运算放大器（Op-Amp）、比较器（Comparator）、电压基准（VoltageReference）放大器细分仪表放大器（IA）、可编程增益放大器（PGA）、跨导放大器（OTA）、功率放大器（PA）数据转换器ADC（Sigma-Delta、逐次逼近SAR、流水线Pipeline）、DAC（电阻串、R-2R、电流舵）电源管理IC线性稳压器（LDO）、DC-DC转换器（Buck/Boost）、电荷泵、电源管理单元（PMU）设计难点：低噪声、低失真、高线性度、宽带宽、低功耗等多目标折中7模拟IC设计被称为半艺术半科学，极度依赖设计者的经验和直觉项目3｜集成电路设计数字集成电路详解定义与特征处理离散二进制信号（0/1）的IC，具有噪声容限大、设计自动化程度高的优点标准数字IC逻辑门（AND/OR/NAND/NOR/XOR）、触发器（Flip-Flop）、寄存器、计数器、多路选择器可编程逻辑CPLD（复杂可编程逻辑器件）、FPGA（现场可编程门阵列），可灵活配置逻辑功能微处理器/控制器CPU（中央处理器）、MCU（微控制器）、DSP（数字信号处理器）、GPU（图形处理器）存储器SRAM、DRAM、Flash、EEPROM、MRAM等非易失/易失性存储数字设计流程以硬件描述语言（HDL）为输入，经过综合、布局布线等步骤实现8项目3｜集成电路设计混合信号集成电路详解定义与特征在同一芯片上集成模拟和数字电路，需要解决模数接口和噪声隔离问题典型应用数据转换器（ADC/DAC）、锁相环（PLL）、时钟数据恢复（CDR）、SerDes接口SoC中的混合信号：现代SoC常包含模拟前端（AFE）、数字基带、电源管理、RF收发器等多功能模块关键挑战数字开关噪声对敏感模拟电路的串扰（SubstrateNoiseCoupling）隔离技术：深N阱隔离、保护环（GuardRing）、隔离沟槽（DeepTrenchIsolation）仿真验证：需同时支持SPICE级精度和数字事件驱动，常用SpectreAMS、Xcelium混合信号IC设计复杂度最高，需要同时掌握模拟和数字两方面知识9项目3｜集成电路设计3.1.2集成电路按应用分类按照芯片在电子系统中所承担的功能角色，可分为五大类：计算与处理芯片CPU、GPU、FPGA、DSP、MCU等，负责数据运算和控制感知芯片MEMS传感器、图像传感器（CIS）、温度传感器、磁传感器等传递芯片射频前端（RFFE）、Wi-Fi/BT芯片、以太网PHY、SerDes、光通信IC等供能芯片电源管理IC（PMIC）、电池管理（BMS）、无线充电IC、GaN/SiC功率芯片存储芯片DRAM、NANDFlash、NORFlash、SRAM、新型存储（MRAM/RRAM/PCM）10项目3｜集成电路设计表3-1计算与处理芯片11类型定义与功能主要特点应用领域代表厂商及产品中央处理器（CPU）CPU是计算机系统的核心处理单元，主要负责执行指令、处理数据和控制系统运行通用性强，可执行多种复杂指令；具有指令控制、运算、存储等功能单元；采用精细的流水线结构和多级缓存；现代CPU多采用多核心设计个人计算机、服务器、工作站、嵌入式系统等Intel（酷睿系列）、AMD（锐龙系列）、高通（骁龙系列）、海思（麒麟系列）、苹果（A系列）等图形处理器（GPU）GPU最初设计用于图形图像处理，现已发展为并行计算的重要平台大规模并行计算架构；拥有成百上千个计算核心；高浮点运算能力；专用的图形渲染管线图形图像处理、游戏渲染、科学计算、人工智能、深度学习等NVIDIA（GeForce/Tesla系列）、AMD（Radeon系列）等现场可编程门阵列（FPGA）FPGA是一种可编程逻辑器件，可根据需求重新配置硬件逻辑硬件级可重配置性；高度并行处理能力；低延迟响应；可实现定制化硬件加速原型验证、信号处理、通信系统、数据中心加速、边缘计算等Xilinx（Virtex系列）、Intel（Altera系列）、Lattice等数字信号处理器（DSP）DSP是专为高速实时处理数字信号而设计的专用处理器哈佛架构，独立的程序和数据存储器；单周期乘加运算（MAC）指令；专用的硬件循环和地址产生单元；针对信号处理优化的指令集音频处理、图像处理、通信系统、雷达、声呐等德州仪器（TMS320系列）、ADI（SHARC系列）、NXP等微控制器（MCU）MCU是集成了CPU、存储器、I/O接口于一体的小型计算机系统高度集成，包含CPU、RAM、ROM、定时器等；丰富的外设和接口；低功耗设计；成本低，适合大规模部署家电控制、工业自动化、物联网终端、汽车电子等意法半导体（STM32系列）、NXP（LPC系列）、Microchip（PIC系列）等项目3｜集成电路设计表3-2感知芯片对比12种类定义与功能主要类型应用领域代表厂商及产品微机电系统（MEMS）传感器MEMS是将微电子和微机械系统集成于一体的微型器件，可感知加速度、角速度、压力等物理量加速度计（测量物体的加速度变化）、陀螺仪（测量角速度或维持方向）、气压计（测量大气压力）、麦克风（将声音转换为电信号）智能手机、可穿戴设备、导航系统、运动检测等博世、意法半导体、InvenSense、Knowles等指纹识别芯片通过电容或光学方式获取指纹图像，并进行身份识别验证电容式（通过电容变化检测指纹纹路）、光学式（通过光的反射原理获取指纹图像）、超声波式（利用超声波穿透表皮获取更深层指纹图像）智能手机、平板计算机、门禁系统、金融支付等Synaptics、汇顶科技、FingerprintCards等图像传感器将光信号转换为电信号的半导体器件，是数码相机、摄像机等的核心部件CMOS传感器（功耗低，集成度高，主流应用）、CCD传感器（高质量图像，但功耗较高）关键参数：分辨率、感光度、动态范围、帧率等智能手机、安防监控、医疗成像、工业视觉等索尼（IMX系列）、三星（ISOCELL系列）、豪威科技等生物传感器检测生物信息的专用传感器，如心率、血氧、血糖等光电式心率传感器、血氧饱和度传感器、血糖监测传感器、脑电图（EEG）传感器医疗设备、健康监测、可穿戴设备等美信、亚德诺、德州仪器等项目3｜集成电路设计表3-3传递芯片13类型定义与功能主要特点应用领域代表厂商及产品蓝牙芯片实现近距离无线通信的射频收发芯片，符合蓝牙标准低功耗设计（尤其是BLE技术）、短距离传输（通常为10~100m）、2.4GHzISM频段工作、适合点对点或点对多点连接无线耳机、智能手表、健康监测设备、智能家居等Nordic（nRF系列）、德州仪器、Cypress、博通等WiFi芯片实现无线局域网通信的射频芯片，符合IEEE802.11系列标准高速数据传输（最新标准可达数GB/s）、较长的传输距离（室内数十米）、支持2.4GHz和5GHz频段、多种调制解调和编码技术智能手机、平板计算机、笔记本计算机、IoT设备、智能家居等博通、高通、联发科、瑞昱等基带芯片移动通信设备中处理发送和接收信号的核心芯片，负责调制解调和信号处理支持多种通信标准（2G/3G/4G/5G）、复杂的信号处理算法、高集成度（通常集成多种通信功能）严格的功耗和热管理要求智能手机、平板计算机、物联网通信模块等高通（骁龙系列）、联发科（天玑系列）、海思（麒麟系列）等射频芯片（RF）实现无线电信号发送和接收的芯片，是各类无线通信系统的前端高频特性，通常工作在数百MHz至数十GHz；低噪声、高线性度设计；支持多频段操作；精密的阻抗匹配和滤波移动通信、卫星通信、雷达系统、物联网等Skyworks、Qorvo、博通、高通等有线通信芯片实现有线数据传输的芯片，如以太网、USB、HDMI等以太网PHY/MAC芯片、USB控制器芯片、HDMI收发芯片、SERDES（串行器/解串器）芯片网络设备、计算机、消费电子、工业控制等博通、美满科技、瑞昱、德州仪器等项目3｜集成电路设计表3-4供能芯片14类型定义与功能主要特点应用领域代表厂商及产品电源管理芯片（PMIC）集成多种电源管理功能的芯片，如电压转换、电池管理、功率监控等DC-DC转换器、低压差线性稳压器（LDO）、电池充电控制器、电源监控和保护电路智能手机、平板计算机、可穿戴设备、物联网设备等德州仪器、亚德诺、ONSemi、高通等功率半导体器件处理高电压、大电流的半导体器件，用于电力转换和控制MOSFET、IGBT、功率二极管、碳化硅和氮化镓器件电源适配器、电机驱动、逆变器、电源变换器等英飞凌、安森美、意法半导体等电池管理系统（BMS）芯片监控和控制电池充放电过程的专用芯片，保护电池安全和延长寿命电池状态监测（电压、电流、温度）、充电控制和保护、电量计算和估计、电池均衡便携式电子设备、电动车、储能系统等德州仪器、亚德诺、美信等LED驱动芯片为LED提供恒定电流驱动的专用芯片，控制LED的亮度和色温恒流输出设计、效率高和发热少、集成调光和保护功能、支持多通道独立控制照明系统、显示背光、汽车照明、指示灯等德州仪器、ONSemi、国芯科技等项目3｜集成电路设计表3-5存储芯片15类型定义与功能主要特点主要类型应用领域代表厂商及产品动态随机存取存储器（DRAM）利用电容存储电荷的方式记录数据，需要定期刷新维持数据高存储密度、相对低成本、需要定期刷新、掉电数据丢失（易失性）DDRSDRAM（双倍数据率同步动态随机存取存储器）、LPDDR（低功耗DDR，适用于移动设备）、HBM（高带宽存储器，主要用于GPU）计算机主内存、显卡显存、服务器、移动设备等三星、SK海力士、美光等非易失性闪存（NANDFlash）利用浮栅晶体管存储电荷的方式记录数据，断电后数据不丢失非易失性（断电后数据保持）、高存储密度、块擦除特性、有限的写入/擦除次数SLC（单层单元）：每个单元存储1比特，寿命长，速度快，成本高。MLC（多层单元）：每个单元存储2比特，平衡性能和成本。TLC（三层单元）：每个单元存储3比特，高容量，低成本。QLC（四层单元）：每个单元存储4比特，更高容量，更低成本。固态硬盘（SSD）、U盘、存储卡、嵌入式存储等三星、美光、西部数据、SK海力士等静态随机存取存储器（SRAM）利用双稳态触发器存储数据，无须刷新，但集成度低于DRAM高速读写、不需要刷新、功耗较低、集成度低和成本高异步SRAM（AsyncSRAM，接口简单）、同步SRAM（SyncSRAM，如PipelineBurstSRAM）；按单元结构分6T（六晶体管，主流）、4T等CPU缓存、FPGA内部存储、高速缓冲存储器等赛普拉斯、三星、瑞萨等只读存储器（ROM）预先存储固定数据的非易失性存储器，用于存储固件和启动代码非易失性（断电数据保持）、内容固化不可改写或改写受限、读取速度快、可靠性高、结构简单成本低ROM（掩膜可编程，内容固定）、PROM（一次可编程）、EPROM（可擦除可编程ROM，通过紫外线擦除）、EEPROM（电可擦除可编程ROM，可电擦除）、NORFlash（一种读取速度快的闪存，适合存储代码）嵌入式系统、BIOS、固件存储等美光、旺宏电子、华邦电子等新型非易失性存储器结合DRAM的高速和闪存的非易失性优点的新型存储技术兼具高速读写与非易失性、按字节随机存取、读写寿命长、静态功耗低；目前成本较高、容量与量产成熟度仍在持续提升相变存储器（PCM/PRAM）（利用相变材料的电阻变化存储数据）、磁阻式随机存取存储器（MRAM）（利用磁隧道结存储数据）、阻变式随机存取存储器（ReRAM）（利用材料电阻变化存储数据）、铁电随机存取存储器（FeRAM）（利用铁电材料极化存储数据）存储级存储器、人工智能计算、边缘计算等英特尔、三星、美光、索尼等项目3｜集成电路设计信号链与五大类芯片的对应关系16类型定义与功能主要特点主要类型应用领域代表厂商及产品传感器芯片将温度、压力、光、声音、位置、加速度等物理量转换为电信号，是信号链的起点。感知外界环境；输出多为微弱模拟信号；对灵敏度、精度、稳定性要求高。温度传感器、压力传感器、图像传感器、MEMS传感器、光电传感器。智能手机、汽车电子、工业控制、医疗设备、物联网终端。索尼IMX图像传感器、博世MEMS传感器、意法半导体MEMS、豪威科技图像传感器。模拟芯片对传感器输出的模拟信号进行放大、滤波、比较、稳压和调理，使信号适合后续转换或处理。处理连续信号；强调低噪声、高精度、高线性度；常作为模拟前端核心。运算放大器、仪表放大器、比较器、滤波器、模拟开关、模拟前端AFE。数据采集、工业测量、通信设备、医疗仪器、汽车电子。德州仪器TI、ADI、圣邦微、思瑞浦、纳芯微。数模/模数转换芯片实现模拟信号与数字信号之间的转换，是模拟世界与数字系统之间的桥梁。ADC将模拟量转为数字量；DAC将数字量转为模拟量；关注分辨率、采样率、转换精度。ADC、DAC、高速转换器、高精度转换器、音频Codec、AFE集成转换器。数据采集、音频设备、通信基站、仪器仪表、工业控制。ADI、TI、CirrusLogic、瑞萨、芯海科技。数字芯片对数字信号进行计算、逻辑控制、协议处理和系统调度，是信号链的处理核心。处理离散数字信号；集成度高；可实现复杂算法、控制逻辑和系统管理。CPU、MCU、DSP、FPGA、GPU、SoC、ASIC。计算机、手机、汽车控制、工业控制、AI计算、通信设备。Intel、AMD、Apple、NVIDIA、高通、海思、兆易创新、紫光展锐。存储芯片存储程序、数据、中间计算结果和配置参数，为数字处理提供数据支撑。可分为易失性与非易失性；关注容量、速度、功耗、可靠性和成本。DRAM、SRAM、NANDFlash、NORFlash、ROM、EEPROM、MRAM、ReRAM。计算机内存、固态硬盘、手机存储、嵌入式系统、服务器、汽车电子。三星、SK海力士、美光、铠侠、长江存储、兆易创新、旺宏。电源管理芯片为系统各部分提供稳定、安全、高效的电源，包括电压转换、稳压、充电和保护。贯穿整条信号链；强调转换效率、纹波、热管理和保护功能。PMIC、LDO、DC-DC、AC-DC、电池管理芯片BMS、充电管理芯片。手机、笔记本电脑、汽车电子、服务器、工业设备、可穿戴设备。TI、ADI、英飞凌、安森美、矽力杰、南芯科技、圣邦微。驱动/功率芯片根据处理结果驱动电机、显示屏、LED、扬声器或功率器件，实现信号链末端输出。承担能量输出；关注驱动能力、耐压、效率、散热和可靠性。电机驱动、LED驱动、显示驱动、音频功放、栅极驱动、功率MOSFET/IGBT/SiC器件。新能源汽车、工业电机、消费电子、显示面板、照明、电源系统。英飞凌、安森美、意法半导体、三菱电机、士兰微、比亚迪半导体。项目3｜集成电路设计案例分析：智能手机中的各类IC17顶部集中了摄像头模组和基带/射频前端，因为这里距离天线最近，有助于减少信号损耗。SoC位于中上部，靠近导热背板散热，下方紧接内存和存储（实际上往往通过PoP封装直接叠在SoC上方）。电池占据机身中下方最大面积，PMIC和充电IC紧邻其旁，形成"电源岛"。底部USB-C接口区集成充电管理和接口控制芯片，NFC天线和无线充电线圈通常贴合在后盖内侧。项目3｜集成电路设计任务3.218-Task3.2集成电路设计流程-模拟IC设计流程·数字IC设计流程·流程对比项目3｜集成电路设计3.2.1模拟集成电路设计流程概述19项目3｜集成电路设计模拟设计步骤①：需求分析与规格定义1）性能指标：增益、带宽、噪声系数、功耗、线性度等关键参数。2）工作条件：温度范围（通常为-40℃至125℃）、供电电压范围及波动。3）工艺选择：根据应用需求选择合适的工艺节点（如0.18μm、65nm等）。4）成本和面积约束：满足市场定位的成本目标和尺寸要求。5）可靠性要求：如电迁移、热稳定性、抗干扰能力等。在此阶段通常使用Excel、MATLAB等工具建立系统级模型，进行初步的理论分析和可行性评估。20项目3｜集成电路设计模拟设计步骤②：系统级架构设计1）拓扑结构选择：如全差分、单端、自举、折叠共源等结构。2）关键模块划分：如前端、参考、驱动、偏置等功能模块。3）接口定义：各模块间的连接方式和信号流向。4）偏置方案：确定电流和电压的偏置策略。5）补偿策略：如米勒补偿、前馈补偿等稳定性保障措施。系统级架构通常使用框图表示，并使用Simulink、VerilogA等工具进行初步建模和性能估算。21项目3｜集成电路设计模拟设计步骤③：电路级设计1）器件尺寸计算：基于理论分析确定关键晶体管的宽长比。2）偏置点设计：确保所有晶体管工作在正确的区域（饱和区/亚阈值区）。3）匹配考虑：对关键差分对、电流镜采取匹配设计。4）敏感度分析：评估电路对工艺偏差的敏感程度。5）电路原理图绘制：使用CadenceVirtuoso等EDA工具完成详细电路图。这一阶段需要结合理论计算与设计经验，平衡各种性能指标。22项目3｜集成电路设计模拟设计步骤④：前仿真与优化1）直流分析：验证所有器件的工作点和偏置条件。2）交流分析：确认增益、带宽、相位裕度等频域特性。3）瞬态分析：检查电路的时域响应特性。4）噪声分析：评估电路的噪声性能。5）蒙特卡洛分析：评估工艺波动对性能的影响。6）PVT分析：在电压、温度、工艺的各极端条件下验证性能。如果性能不满足要求，需要返回电路设计阶段进行修改。前仿真主要使用SPICE类仿真器，如Spectre、HSPICE等。23项目3｜集成电路设计模拟设计步骤⑤：版图设计1）平面规划：合理安排各模块的位置，减少干扰。2）关键器件手动布局：对匹配敏感的器件采用共同中心等技术。3）模拟电路版图技巧：梳状结构、哑铃结构等提高匹配度的布局方式。4）电源和地线规划：确保低阻抗的电源分配网络。5）屏蔽和保护：减少串扰，提高抗干扰能力。6）热考虑：避免热点，减少温度梯度引起的失配。版图设计通常使用CadenceVirtuosoLayout、Laker等专业工具。24项目3｜集成电路设计模拟设计步骤⑥：物理验证（DRC/LVS）1）平面规划：合理安排各模块的位置，减少干扰。2）关键器件手动布局：对匹配敏感的器件采用共同中心等技术。3）模拟电路版图技巧：梳状结构、哑铃结构等提高匹配度的布局方式。4）电源和地线规划：确保低阻抗的电源分配网络。5）屏蔽和保护：减少串扰，提高抗干扰能力。6）热考虑：避免热点，减少温度梯度引起的失配。物理验证发现问题后需返回版图设计阶段进行修改。常用工具包括Calibre、Assura等。25项目3｜集成电路设计模拟设计步骤⑦：后仿真1）寄生参数提取：从版图中提取寄生电阻、电容。2）基于提取后网表的重新仿真：评估寄生效应对电路性能的影响。3）信号完整性分析：检查信号质量和串扰问题。4）功耗和IR降分析：验证电源分配网络的充分性。如果寄生效应严重影响电路性能，需返回版图设计阶段进行优化。26项目3｜集成电路设计模拟设计步骤⑧：流片（Tapeout）1）最终设计评审：设计团队对全部设计进行审核。2）GDSII文件生成：创建用于光罩制作的标准格式文件。3）设计数据封装：准备技术文件、测试向量等。4）晶圆厂沟通：确认制造参数和特殊要求。流片是设计转向制造的关键节点，代表设计方对制造方的正式设计交付。27项目3｜集成电路设计模拟设计的三个核心反馈循环反馈循环1：电路前仿真循环-步骤②③之间最频繁的迭代。当仿真结果不满足规格指标时，需要调整器件尺寸、修改拓扑结构或改变偏置条件，然后重新仿真。一个运放的设计可能需要数十次甚至上百次这样的循环才能收敛。反馈循环2：版图后仿真循环-步骤④⑤⑥④之间的迭代。后仿真发现性能下降严重时，需要修改版图（如调整走线方式、增加屏蔽、改善匹配），然后重新做DRC/LVS和后仿真，直至性能满足要求。反馈循环3：全流程大循环-当后仿真结果与指标差距过大，甚至需要回到步骤②重新选择电路拓扑结构。这种大循环代价最高，应在设计初期充分评估风险以避免。良好的前期规划和设计经验可以大幅减少迭代次数，降低设计成本和时间28项目3｜集成电路设计3.2.2数字集成电路设计的六个抽象层次1.系统层：最高抽象层次，定义芯片整体架构与功能；用C、C++、SystemC、Matlab等高级语言建模，得到不含时序、面积、功耗信息的执行模型。2.寄存器传输层（RTL）：用硬件描述语言（Verilog或VHDL）描述，重点是寄存器以及寄存器之间传输数据的操作。3.门级层：设计表示为逻辑门（与门、或门、非门等）和触发器，将RTL行为描述转换为物理实现。4.晶体管层：逻辑门分解为构成晶体管（通常为CMOS），用电路原理图显示各晶体管及其连接。5.布局布线层：晶体管的物理布局及其间的连接布线，需最小化面积、功耗与信号延迟。6.掩膜层：最低层次，生成制造用物理掩膜，定义制造过程中创建的材料层与结构。29项目3｜集成电路设计数字设计步骤①：芯片功能和规格定义功能定义：确定芯片所具备的功能，如用于控制的CPU、存储程序与数据的存储器、加密算法模块、视频编解码模块等。结构定义：确定芯片结构，如用何种总线互连各模块——多核互连、CPU核与芯片组互连分别采用什么总线等。约束定义：确定性能（受设计成本制约）、面积（受光罩/掩膜面积与制造成本制约）、功耗（受实际应用制约），并确定流片工艺与代工厂。30项目3｜集成电路设计数字设计步骤②：电路设计和验证编写与验证RTL：编写RTL代码并集成IP，对RTL进行代码检查、形式化验证与功能验证。IP集成：硬核固定布局布线、与工艺强相关、无法迁移；软核为RTL代码、迁移性强但保密性较差。原型验证：借助多种验证方法学，用FPGA或Emulator将芯片映射后实时运行，提前发现并定位错误。31项目3｜集成电路设计数字设计步骤③：逻辑综合逻辑综合：将RTL设计转换为门级电路的关键环节，由综合工具自动完成翻译、映射与优化。输入：RTL文件、SDC时序约束文件，以及DFT（可测试性设计）相关文件。输出：门级网表，作为后续物理设计的输入。32项目3｜集成电路设计数字设计步骤④：物理设计物理设计：以门级网表为输入，将逻辑电路转化为可制造的物理版图。主要步骤：布局规划、电源规划、布局、时钟树综合（CTS）、布线。验证与输出：经DRC（设计规则检查）与LVS（版图与原理图一致性检查）后，得到最终版图文件。33项目3｜集成电路设计数字设计步骤⑤：签核和流片签核：流片前的最终验证，对时序、功耗、电源完整性、信号完整性等进行全面检查确认。不满足时回退：若指标不达标，需返回物理设计甚至更前的环节重新迭代修改。流片（Tape-out）：将最终版图数据交付晶圆厂投入生产；名称源于早期把设计数据写到磁带（Tape）送厂的做法。34项目3｜集成电路设计模拟IC设计与数字IC设计流程对比模拟IC设计流程高度依赖人工经验，以手工计算和手工版图为主需多次反馈迭代，对工艺偏差敏感，自动化程度低关注连续信号性能；常用工具Virtuoso、Spectre设计周期约3-6个月（中等复杂度）数字IC设计以工具自动化流程为主，从RTL代码到GDSII半自动化实现迭代较少，EDA自动化程度高噪声容限大，对工艺偏差容忍度高35项目3｜集成电路设计任务3.3-Task3.3EDA工具-CadenceVirtuoso·MentorCalibre·工具使用基础36项目3｜集成电路设计3.3EDA工具概述EDA定义电子设计自动化（ElectronicDesignAutomation），利用计算机软件完成集成电路的设计、仿真、验证和制造准备。三大EDA厂商Cadence（楷登电子）、Synopsys（新思科技）、SiemensEDA（原MentorGraphics）。国产EDA华大九天（Empyrean）、芯华章、概伦电子等正在快速发展。工具链覆盖从系统设计到物理验证的全流程。IC设计常用工具前端VCS/NC-Sim仿真；综合DesignCompiler/Gemini；后端Virtuoso/Innovus；物理验证Calibre/PVS。掌握主流EDA工具是IC设计工程师的基本技能要求。37项目3｜集成电路设计3.3.1CadenceVirtuoso设计平台Virtuoso简介Cadence公司推出的全定制IC设计平台，是模拟/混合信号IC设计的行业标准工具。核心功能原理图编辑、仿真、版图设计、物理验证、寄生提取的全流程支持。平台组件VirtuosoSchematicEditor（原理图编辑）、LayoutSuite（版图设计）、ADE（仿真环境）、ADEAssembler/Explorer。集成仿真器Spectre（SPICE级精度仿真）、SpectreRF（射频仿真）、AMSDesigner（混合信号仿真）。SKILL语言Virtuoso内置的扩展脚本语言，可实现设计自动化和定制化功能；广泛应用于模拟IC、RFIC、混合信号IC及全定制数字IC设计。38项目3｜集成电路设计Virtuoso窗口一：CIW（CommandInterpreterWindow）CIW角色：Virtuoso的中央控制台，所有操作的入口和管理中心。主菜单栏：File、Edit、Tools、Options、Help等菜单，提供全局功能访问。命令输入区：可直接输入SKILL命令，支持脚本交互和批处理。输出日志区：显示操作日志、错误与警告信息，是调试的重要信息来源。快捷键：F2打开LibraryManager，F3打开当前工具的选项面板。常用操作：启动LibraryManager、打开Schematic/Layout编辑器、执行SKILL脚本、查看帮助文档。每次启动Virtuoso首先进入CIW界面，熟悉其布局与功能可显著提高工作效率。39项目3｜集成电路设计Virtuoso窗口二：LibraryManager功能：设计库管理工具，用于组织和管理IC设计项目中的所有数据。库（Library）：顶层容器，一个项目通常对应一个库。单元（Cell）：库中的设计模块，如某个具体电路。视图（View）：单元的不同表示，如schematic、layout、symbol、extracted、config等。层次化浏览：按库—单元—视图的层次结构浏览设计数据。文件管理操作：创建、复制、删除库/单元/视图，以及设计数据的导入与导出。良好的库管理习惯是高效设计的基础。40项目3｜集成电路设计Virtuoso窗口三：SchematicEditorSchematicEditor功能：Virtuoso原理图编辑工具，用于绘制电路原理图。实例（Instance）：调用标准单元、IP库等模块，构成电路主体。连线（Wire）：在器件引脚间连接导线，传递电信号。引脚（Pin）：定义模块的输入/输出/电源/地接口。标号（Label）：为网络（Net）命名，便于识别与仿真。仿真设置：添加激励源（Vdc/Idc/Pulse/Sin）、负载电容等仿真元件。层次化设计：支持自上而下的层次化设计，顶层调用底层子模块。常用快捷键：I添加实例、W连线、L标号、P添加引脚、C复制、M移动、K裁剪。41项目3｜集成电路设计Virtuoso窗口四：LayoutEditorLayoutEditor功能：Virtuoso版图编辑工具，用于绘制集成电路的物理版图。图层（Layer）：对应工艺中的不同掩模层，如NWEL（N阱）、ACT（有源区）、PO（多晶硅）等。绘制基本图形：矩形（Rectangle）、多边形（Polygon）、路径（Path）、椭圆等。编辑操作：移动（Move）、复制（Copy）、拉伸（Stretch）、旋转（Rotate）、镜像（Mirror）。对齐与网格：基于网格（Grid）精确绘制，支持多对象对齐（Align）。DRC驱动设计：边绘制边检查设计规则，减少后期DRC修复工作量。版图设计是IC设计中最精细、最耗时的环节，需要耐心和细致的工作态度。42项目3｜集成电路设计3.3.2MentorCalibre物理验证平台Calibre简介：SiemensEDA（原MentorGraphics）的物理验证工具，是业界黄金标准。地位：被全球绝大多数晶圆厂（Foundry）认证为官方物理验证工具。三大核心功能：nmDRC（设计规则检查）、nmLVS（版图—原理图对比）、PEX（寄生参数提取）。集成方式：可独立运行，也可集成到Virtuoso环境中调用。高效验证：采用分层（Hierarchical）与多线程（Multi-threaded）引擎处理大规模版图，支持多CPU并行；其DRC/LVS结果被Foundry接受为最终签核标准，是流片前必须通过的验证。43项目3｜集成电路设计CalibrenmDRC设计规则检查nmDRC功能：检查版图是否符合晶圆厂的设计规则（DesignRules）。设计规则类型：最小宽度、最小间距、最小包围、最小延伸等。规则文件：晶圆厂提供的SVRF/TVF格式规则文件，含数百到数千条规则。检查流程：加载GDSII版图→运行DRC→查看结果→修改版图。结果查看与修复：RVE高亮违规位置并给出错误描述，逐条修改版图直至全部通过。DRC通过是流片的必要条件，任何一条违规都可能导致芯片制造失败。44项目3｜集成电路设计CalibrenmLVS版图与原理图一致性检查nmLVS功能：对比版图与原理图的电路连接关系是否一致。检查内容：器件类型与尺寸、节点连接关系、是否短路/开路、器件数量是否正确。LVS流程：版图GDSII+原理图网表→提取版图网表→器件识别→网表对比→输出结果。常见错误：器件不匹配（Missing/ExtraDevice）、节点不匹配（软连接/floatingnode）、尺寸不匹配（W/L值不一致）。纠正方式：依据错误报告定位版图问题区域，修改后重新运行LVS。所有Foundry都要求LVSclean才能流片，它确保版图与设计意图一致。45项目3｜集成电路设计CalibrePEX寄生参数提取PEX功能：从版图提取寄生电阻/电容，生成带寄生的网表用于后仿真。提取类型：R（电阻）、C（电容）、CC（耦合电容）、RC（综合）。提取模式：C+CC用于模拟、R+C+CC用于高精度模拟、RCC用于数字后仿真。输出格式：DSPF、SPEF等标准寄生网表格式。应用场景：后仿真（Post-LayoutSimulation）、时序分析、功耗分析。寄生提取精度直接影响后仿真准确性，对高频与低功耗设计尤为重要。46项目3｜集成电路设计Calibre与Virtuoso的集成使用集成启动：在CIW输入calibre-gui，或通过菜单Tools>Calibre>RunnmDRC/nmLVS启动。CalibreInteractive：在Virtuoso中直接调用Calibre执行DRC/LVS/PEX，并在版图上高亮错误。结果查看（RVE）：错误分类显示，双击即可在Virtuoso中自动定位到对应版图位置。工作流程：LayoutEditor修改版图→CalibreDRC检查并修复→LVS修复→PEX提取做后仿真。效率提升：CalibreInteractive大幅减少版图与验证之间的切换时间。熟悉Virtuoso与Calibre的联合使用，是模拟IC设计工程师的核心技能。47项目3｜集成电路设计EDA工具使用技巧：提高设计效率快捷键的掌握：熟练使用Virtuoso与Calibre快捷键可提速3–5倍，建议贴在显示器旁逐步形成肌肉记忆。自定义设置：在~/.cdsinit配置启动参数、SKILL脚本自动加载，并用display.drf优化图层显示。设计数据管理：用CDB管理设计数据，定期备份设计库，并以SVN/Git做版本控制。批量处理技巧：用SKILL脚本批量修改器件参数、自动生成报告、批量导出GDSII。日志记录：开启Virtuoso日志记录每步操作，仿真结果自动保存到指定目录。高效的EDA工具使用习惯，可显著缩短设计周期、减少重复性工作。48项目3｜集成电路设计国产EDA工具发展现状发展背景：在外部技术封锁背景下，EDA是集成电路产业的基石，国产EDA自主研发已上升为国家战略。华大九天（Empyrean）：国内最大EDA厂商，提供模拟IC全流程工具——Aether（原理图/版图）、ALPS（仿真）、Argus（物理验证），支持28nm工艺。概伦电子（Primarius）：专注SPICE仿真与噪声分析，NanoSpice性能达国际先进水平，在存储器领域有优势。芯华章（X-Epic）：聚焦数字IC验证，提供高性能仿真器与形式验证工具。挑战与机遇：先进节点（7nm以下）支持、工具生态与用户习惯仍是短板；政策与市场需求带来机遇，有助于保障产业链安全。49项目3｜集成电路设计任务3.4CMOS反相器设计实例PMOS：位于上方，接VDD，负责将输出拉高。NMOS：位于下方，接GND，负责将输出拉低。输入与输出：两管栅极相连为输入Vin，漏极相连为输出Vout。互补导通：两管互补导通，静态功耗极低，是CMOS数字逻辑的基础。工作原理Vin为低电平时，NMOS截止、PMOS导通，Vout≈VDD（高电平）。Vin为高电平时，NMOS导通、PMOS截止，Vout≈0V（低电平），从而实现逻辑“非”。50第一步：创建设计库并绑定工艺库（1/3）库、单元、视图是Virtuoso组织设计数据的基本层级。01在CIW窗口选择Tools>LibraryManager，进入库管理器。51项目3｜集成电路设计第一步：创建设计库并绑定工艺库（2/3）库、单元、视图是Virtuoso组织设计数据的基本层级。02选择File>New>Library，新建名为lib的设计库。52项目3｜集成电路设计第一步：创建设计库并绑定工艺库（3/3）库、单元、视图是Virtuoso组织设计数据的基本层级。03在TechnologyFileforNewLibrary窗口选择Attachtoanexistingtechnologylibrary。53项目3｜集成电路设计04从工艺库列表中选择smic18mmrf，完成设计库与PDK工艺库绑定。第二步：创建inv原理图并放置PMOS/NMOS器件（1/2）目标是得到可检查、可保存、可生成符号的反相器schematic视图。01在LibraryManager中选择File>New>CellView，新建Cell=inv，View=schematic。02按i打开AddInstance窗口，从smic18mmrf库选择n18，设置Length=180nm、Width=1μm。54项目3｜集成电路设计第二步：创建inv原理图并放置PMOS/NMOS器件（2/2）目标是得到可检查、可保存、可生成符号的反相器schematic视图。03重复添加p18器件，将PMOS宽度设置为2μm。04从analogLib添加vdd、gnd，并通过线工具连接电源、地、输入和输出节点。55项目3｜集成电路设计第三步：添加Vin/Vout引脚并生成符号视图（1/2）符号视图让反相器可以作为一个模块，在后续测试平台中被实例化调用。01单击创建引脚按钮或按p键，添加输入引脚Vin和输出引脚Vout。02检查并保存原理图，确保没有未连接节点或明显连接错误。56项目3｜集成电路设计第三步：添加Vin/Vout引脚并生成符号视图（2/2）符号视图让反相器可以作为一个模块，在后续测试平台中被实例化调用。03选择Create>Cellview>FromCellview，Tool/DataType选择SchematicSymbol。04在SymbolGenerationOptions中设置LeftPins=Vin，RightPins=Vout，并重绘成反相器符号。57项目3｜集成电路设计仿真前先搭建sim_inv测试平台测试平台把被测反相器、输入源、电源和负载组织在一起，仿真结果才有明确含义。新建测试单元：新建Cell=sim_inv，Type选择Schematic。调用器件符号：从lib库调用inv的Symbol视图，放置到测试平台中。添加激励与端口：添加vdd、vdc电压源，以及输入引脚Vin和输出引脚Vout。连线：用线工具连接电源、输入、输出与地，形成完整的仿真原理图。58项目3｜集成电路设计DC扫描用于观察输入电压变化时的输出转移特性（1/2）在ADEL中设置模型库、变量、激励、分析类型和输出节点。ModelLaunch>ADEL进入仿真环境，Setup>ModelLibraries确认模型文件和tt工艺角。VariableVariables>Edit定义变量v1，并设置为1.8，与vdc电压对应。59项目3｜集成电路设计DC扫描用于观察输入电压变化时的输出转移特性（2/2）在ADEL中设置模型库、变量、激励、分析类型和输出节点。StimulusSetup>Stimuli为Vin设置dc激励，DCvoltage填入变量名v1并启用。AnalysisAnalyses>Choose选择dc扫描，扫描变量v1，范围0到1.8V；Outputs选择Vout。60项目3｜集成电路设计DC转移曲线回答：输入从0到VDD时，输出如何翻转？理想反相器应在某个输入阈值附近从高电平快速切换到低电平。左侧平台区：Vin较低时，PMOS导通，Vout≈VDD。中间过渡区：PMOS与NMOS都部分导通，曲线斜率最大。右侧平台区：Vin较高时，NMOS导通，Vout≈0V。工程关注：开关阈值、噪声容限、输出摆幅与过渡区的陡峭程度。61项目3｜集成电路设计瞬态仿真用于观察反相器对脉冲输入的时域响应原文案例在Vout节点添加1fF负载电容，并将Vin激励改为pulse。STEP1在sim_inv原理图中从analogLib添加cap电容，设置电容值为1fF。STEP2将电容一端接Vout，另一端接gnd，模拟输出负载。STEP3在Stimuli中把Vin激励类型改为pulse，设置电压幅度、周期、上升/下降时间。STEP4在Analyses中新增tran分析，仿真时间设置为0.5u，并输出Vin和Vout波形。62项目3｜集成电路设计瞬态波形重点看“反相关系”和“切换延迟