混合信号 IC 设计工程师考试试卷及答案

混合信号IC设计工程师考试试卷及答案混合信号IC设计工程师考试试卷及答案一、填空题（共10题，每题1分）1.ADC按转换原理常见的两大类结构是____和____。2.运算放大器的直流参数包括输入失调电压、____和____。3.混合信号IC中存在的噪声类型有热噪声、____和____。4.现代CMOS工艺节点的单位通常是____。5.锁相环（PLL）的核心组成部分包括鉴相器、____和____。6.CMOS反相器的阈值电压近似为____。7.采样保持电路的核心元件是____和____。8.差分信号相比单端信号的优势包括抗干扰能力强和____。9.电源噪声抑制比（PSRR）的单位是____。10.版图设计中提高器件匹配性的常用方法是____。二、单项选择题（共10题，每题2分）1.适合高精度低速率应用的ADC类型是（）A.FlashADCB.SARADCC.Σ-ΔADCD.PipelineADC2.运放的带宽增益积（GBW）定义为（）A.开环增益为1时的频率B.开环增益最大时的频率C.闭环增益为1时的频率D.闭环增益最大时的频率3.与频率成反比的噪声类型是（）A.热噪声B.散粒噪声C.1/f噪声D.雪崩噪声4.CMOS工艺中N阱的掺杂类型是（）A.N型B.P型C.本征D.不确定5.PLL中鉴相器的输出反映的是（）A.频率差B.相位差C.电压差D.电流差6.下列属于模拟电路的是（）A.触发器B.运算放大器C.计数器D.译码器7.采样开关的导通电阻主要影响采样保持电路的（）A.采样速度B.保持精度C.输入阻抗D.输出摆幅8.共模抑制比（CMRR）越高，表示放大器（）A.差模增益越大B.共模增益越小C.抗共模干扰能力越强D.放大差模信号能力越强9.金属线宽度主要影响其（）A.电阻B.电容C.电感D.以上都是10.混合信号IC仿真常用工具是（）A.VerilogB.SPICEC.C++D.Python三、多项选择题（共10题，每题2分）1.常见的ADC类型有（）A.SARADCB.FlashADCC.Σ-ΔADCD.PipelineADC2.运放的交流参数包括（）A.带宽增益积B.压摆率C.输入失调电压D.共模抑制比3.影响CMOS器件噪声的因素有（）A.温度B.沟道长度C.偏置电流D.工艺偏差4.PLL的应用场景包括（）A.时钟生成B.频率合成C.信号解调D.电源稳压5.采样保持电路的性能指标有（）A.采样时间B.保持时间C.孔径抖动D.失调电压6.差分信号的优点是（）A.抗共模干扰B.提高信噪比C.减小串扰D.降低功耗7.版图匹配技术包括（）A.共中心对称B.交叉耦合C.dummy器件D.增大器件尺寸8.数字电路对模拟电路的干扰来源有（）A.电源噪声B.地线噪声C.电磁干扰D.热噪声9.运放的反馈类型有（）A.电压串联B.电压并联C.电流串联D.电流并联10.常用的混合信号工艺有（）A.CMOSB.BJTC.BiCMOSD.GaAs四、判断题（共10题，每题2分）1.Σ-ΔADC的分辨率通常高于SARADC。（）2.运放输入失调电压可通过调零电路消除。（）3.热噪声的功率谱密度与频率无关。（）4.PLL的锁定时间越短越好。（）5.采样频率需大于信号最高频率的两倍。（）6.差分放大器输出等于差模增益乘以差模输入。（）7.金属线越宽，电阻越大。（）8.混合信号IC中数字地与模拟地应分开。（）9.运放压摆率越大，输出上升速度越快。（）10.FlashADC转换速度比SARADC慢。（）五、简答题（共4题，每题5分）1.简述SARADC的工作原理。2.混合信号IC设计中如何减小数字电路对模拟电路的干扰？3.简述PLL的锁定过程。4.运放输入失调电压的产生原因及补偿方法。六、讨论题（共2题，每题5分）1.混合信号IC设计中如何权衡功耗与性能？2.混合信号IC版图设计的关键挑战及应对策略。答案：一、填空题1.逐次逼近型（SAR）、Σ-Δ型2.输入偏置电流、输入失调电流3.散粒噪声、1/f噪声4.纳米（nm）5.环路滤波器、压控振荡器（VCO）6.Vdd/27.采样开关、电容8.抑制共模噪声9.分贝（dB）10.共中心对称布局二、单项选择题1.C2.A3.C4.A5.B6.B7.B8.C9.A10.B三、多项选择题1.ABCD2.ABD3.ABCD4.ABC5.ABCD6.ABC7.ABCD8.ABC9.ABCD10.AC四、判断题1.√2.√3.√4.√5.√6.√7.×8.√9.√10.×五、简答题1.SARADC通过逐次逼近寄存器（SAR）、DAC、比较器实现转换。工作时，SAR从最高位开始设置每位值，DAC将寄存器值转为模拟电压与输入比较；若输入大于DAC输出则保留该位为1，否则置0，重复至所有位确定。它平衡速度与精度，结构简单功耗低，适用于中高精度中等速率场景。2.减小数字干扰需：布局上分开数字与模拟模块；电源用独立域并加去耦电容；接地单点连接数字与模拟地；布线时数字线远离模拟线避免平行；用屏蔽层隔离敏感信号；数字电路降低开关频率，模拟采用差分结构。3.PLL锁定分捕获和跟踪阶段：捕获时鉴相器输出相位差信号，经滤波控制VCO调整频率靠近输入；跟踪时微调VCO频率使相位一致。锁定后VCO输出与输入频率（或倍数）相同且相位同步，用于时钟同步等。4.失调电压源于内部差分对管不匹配（阈值、尺寸、掺杂）及电阻不匹配。补偿方法：外接调零电位器；内部集成调零电路；斩波稳定技术（周期性切换极性平均失调）；自动调零电路（采样失调并抵消）。六、讨论题1.混合信号设计需根据应用定优先级：便携设备优先低功耗，仪器优先性能。模拟电路用低电压、动态偏置、亚阈值操作；数字电路用门控时钟、低功耗工艺。ADC/DAC选合适架构（Σ-Δ低速率高精度，SAR中等速率）。版图优化电源分配减