【《龙芯3A4000主板的PCB设计分析案例》6700字】

龙芯3A4000主板的PCB设计分析案例目录TOC\o"1-3"\h\u6301龙芯3A4000主板的PCB设计分析案例 1101701.1概述 1135521.2PCB的板框尺寸、叠层设计以及特性阻抗 51561.3PCB布局 868841.4PCB布线 1137351.5小结 13主板设计的两大核心原理图设计与PCB设计其实是相通的，原理图设计提供原理性的说明，而PCB则是将其功能实现在具体的实物中。上一章已经对各个关键功能模块的原理图设计做了介绍，本章着重对PCB设计中需要注意的问题、特性阻抗以及PCB布局布线工作做详细介绍。1.1概述随着以前的低频、小密度电路向着集成度更高、密度更大、频率更高的方向发展，为了满足高集成度以及功能性能方面的需求，相应的PCB方面的设计有了更高的要求。不再像以前只是根据原理图将电路连通就可实现功能上和性能上的要求，在如今器件更多、布线更密以及各总线接口频率越来越高的的环境下，较高的信号质量以及合理的噪声容限变得更加重要，甚至其重要性高于原理图设计，因为电子设计中，通过PCB制作出来真实可用的主板才是我们的最终目标。按照相同的原理图进行不同的PCB设计，其性能也会有较大的不同，这大部分是高速高频电路给PCB设计中的带来的一系列问题导致的。高速讲的并不只是时钟频率的高低，同时还可以被描述为信号上升沿及下降沿的跳变速度，速度越快，当然就越容易引起信号的问题，主要问题包括两个：（1）信号完整性问题信号完整性是芯片间复杂互联通信的封装系统中的一个重要问题。信号完整性(SignalIntegrity)，简称SI，是指信号在整个信号线上传输的质量，即一个信号在电路中是否可以产生正确响应的能力，也可以理解为信号传输后仍能保持其正确的功能而未受损失的性质[49]。对于一个PCB板来说，元器件和PCB板的参数以及布局布线时的错误均可以造成信号完整性问题。可以从以下两个方面来考虑：①单条传输线上的信号反射以及导致的其他问题，本次设计主板要求其主频达1.5GHz以上，是绝对的高速电路。反射大致可以理解为同一条传输线上其入射波与反射波的相互影响，低速电路中不会有这样的问题，其信号频率低，信号在电路中近似以光速传播，其波长远比传输线要长，或者可以极限的认为传输线是一个发射信号的点，故不会引起反射；而在高速电路中，其波长与传输线长度近似，在传输线阻抗不连续的情况下，入射波与反射波同时存在，甚至形成驻波，从而导致过冲与下冲、振铃、环路振荡等问题。如图4-1所示为信号线传输模型，信号线L被信号源内阻R0驱动，信号线L特性阻抗为Z0，负载阻抗为RL。图4-1信号线传输模型Figure4-1Thetransmissionmodelofsignal理想情况下，R0=Z0=RL，传输线阻抗连续，不会引起反射。而当RL≠Z0时，无论负载端需求如何，均会引起负载端向源端反射一部分信号，其负载反射系数如下式：（式4-1）而当源端接收到反射信号后，又会回馈信号给负载端，如果阻抗不匹配，那么就又会引起反射，其源反射系数如下式，如果不进行处理的话，甚至会引起多次反射，形成振铃以及环路振荡等现象。（式4-2）其解决办法是可以在源端或者负载端进行端接电阻达到阻抗匹配的效果。只要负载反射系数或源反射系数其一为0，则反射就会被消除。通常有两种方法：（1）在负载端并行端接电阻，使负载端阻抗与传输线阻抗匹配；（2）在源端串行端接电阻，使源端阻抗与传输线阻抗匹配。实际情况下，应尽量使用第一种办法，第二种方法由于只会消除二次反射，信号还是会有偏差。下图4-2给出常用端接方式：图4-2端接方式Figure4-2Theterminationmode②两条传输线信号传输时引发的串扰。串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声，串扰分为容性耦合、感性耦合及放射性干扰[50]，此处只讨论容性耦合、感性耦合，放射性干扰是由于自感引起的电磁干扰（EMI）,在下一节中详细讨论。如下图4-3表现了两种耦合的产生形式：图4-3耦合产生形式Figure4-3Thecouplinggenerationform容性与感性耦合分别会产生噪声电流和电压，由上图可得出噪声电流及电压的计算公式：（式4-3）（式4-4）分析可知串扰影响由Cm与Lm决定，而Cm与Lm则又由传输线耦合长度、传输线间距以及层叠厚度等因素决定。故针对串扰有以下优化方法：控制高速信号互连线的长度以及间距，情况允许条件下，可以对走线间距和长度进行适当调整；在实现基本功能前提下，尽量使用信号跳变慢的器件，可以对高噪声器件干扰进行隔离；另外在串扰影响较严重的传输线之间可以插入一根地线进行隔离；同时相邻层的布线尽量相互垂直，可以实现减少层间信号耦合的效果。 （2）电磁兼容性问题上一小节我们提到串扰会产生电磁干扰问题，电磁干扰是由于电子器件或传输线中信号传输时对周围辐射电磁波，干扰周围电路设备信号传输的一种现象。任何一个电子设备均会产生辐射，只是程度不同，程度严重的便会形成我们所说的电磁干扰。同时电磁干扰的产生有三个必要条件：干扰源、传播介质以及接收响应，在改善电磁干扰情况时，针对这三要素提出以下几点解决方法：①电磁屏蔽：这是针对干扰源以及响应端的一种隔绝方式，通过某些设备将电子器件发射出来的电磁波吸收或者起到阻挡电磁波进入的作用。由于电磁屏蔽不依赖于电路设计，所以是最常用的一种方法。②干扰滤波：在信号线的端口处使用磁珠等形式的滤波器，将电缆中造成电磁干扰的杂波滤除，同时防护外部杂乱电磁波进入电缆实现防护的功能。③接地：接地可以很好地解决信号质量问题，对于电磁兼容性问题有很好的改善作用，同时对电路有较强的的保护作用。④瞬态脉冲干扰的抑制：常见的瞬念干扰有三种:电磁脉冲[51]、浪涌和静电放电等，严重危害到了电子设备，在本次设计中USB、VGA等接口使用ESD[52]器件针对此问题进行了处理。以上讨论了常见的信号完整性和电磁兼容性问题，并提出了几点常规解决方法。龙芯3A4000主板上CPU总线的工作频率将近1800MHz，故在设计PCB时，需要充分重视SI和EMC问题，严格遵守高速计算机主板PCB设计规则。只有这样，才能设计出高速、高可靠、信号质量好等各方面性能都达到要求的PCB。1.2PCB的板框尺寸、叠层设计以及特性阻抗（1）主板PCB板框尺寸的选择常见的计算机主板结构为ATX，其规格包括ATX，MicroATX等，本次龙芯3A4000主板设计主要面向国产PC机，同时考虑到机箱尺寸需求，故采用尺寸为305x244mm的ATX主板标准板框。采用ATX结构满足通用性要求，CPU、桥片、USB接口以及PCIE插槽等位置容易确定，布局布线较容易；同时在信号线信号质量、干扰控制以及散热等方面有较好的优势；另外机箱结构容易确定，空间更加简洁，安装、拆卸和使用更加方便。（2）主板PCB叠层设计在PCB板框大小确定的情况下，PCB层叠数主要取决于布线所需面积的大小，而各层叠的厚度则主要取决于信号线特性阻抗和整板板厚的要求。在高速信号PCB设计中，一般采用多层板设计，而且好的层叠结构有助于减小EMI，提高信号完整性。本次设计主板采用8层板，其层叠结构如图4-4所示。图4-4主板层叠结构Figure4-4Themotherboardstackstructure如图所示，整体板厚为78.2mil。根据布线需求、抗干扰能力和成本的综合考虑，顶层、第四层以及第六层是信号层；第二层和第五层是地层；第三层是电源层，划分了1.8V、3.3V和5V及其他主要电源。（3）主板信号线特性阻抗主板信号线合理的特征阻抗设计是能否满足线路性能的关键。阻抗不匹配是导致信号反射从而引起信号完整性问题的主要原因，因此对信号线做阻抗控制是保证信号质量的重要手段。传输线根据所在的层不同，可以分为微带线及带状线两种，其特性阻抗由传输线的厚度、线宽、线距（差分线)、电介质的厚度和介电常数决定。如下图4-5所示：图4-5微带线与带状线Figure4-5Themicrostriplineandstripline微带线特性阻抗计算公式为：（式4-5）带状线特性阻抗计算公式为：（式4-6）在主板PCB设计中，规划好PCB的尺寸、叠层、形状及板厚之后，可以通过EDA软件提供的阻抗计算工具计算出层间介质的厚度，并给出累加结果，计算出PCB厚度，也可以反算出信号线阻抗要求。主板上有差分信号线，如网卡、PCIE和USB信号线，它们成对出现。它们之间的特征阻抗要求较高，均为100欧。本次设计通过华秋DMF计算工具，通过调整各层间距、铜箔厚度、材料等参数，对于主板信号线特性阻抗和信号线宽度间距进行了调整计算。软件计算方法如下图4-6所示：图4-6华秋DFM软件界面Figure4-6ThesoftwareinterfaceofHuaqiuDFM下图4-7给出了信号线的阻抗要求、以及为满足阻抗要求调整后的线宽线距。图4-7特性阻抗要求及线宽线距Figure4-7Thelinewidth,linespacingandthecharacteristicimpedancerequirements1.3PCB布局PCB的布局直接关系到信号线能否布通，能否达到信号线的技术要求，还关系到通风散热、焊接成品率和电磁兼容等问题。好的布局可以简化电源分割，使走线流畅，并得到好的信号完整性。主板板基于标准的ATX结构，因此各类插槽、面板的接口的位置都按照ATX标准摆放。布局时按照功能模块来分配了空间，优先考虑了各个模块高速信号的布线空间，同时布局时将每一个模块的器件预先放置在一个区域，根据接口位置调整每个模块器件之间的距离，使布局便于信号走线。结合主板板型、尺寸和各模块的特点，充分并合理地规划PCB板的布局空间，本次PCB设计布局流程按流程图4-8顺序进行：图4-8布局流程Figure4-8ThelayoutprocessCPU、桥片、内存插槽的布局：这三个部分的布局非常重要，直接影响到整体的布局。信息交互最为频繁的便是这三个部分，HT总线、内存总线信号线的长度不宜过长，要保证它们之间的距离可以满足信号高速传输以及高抗噪的需要；同时CPU以及桥片功耗比较大，工作时温度较高，需要安装散热器，因此将CPU与桥片放置整板中心，同时他俩之间留一定距离，预留散热片的定位孔的位置，即方便了CPU周围器件的总线走线，又方便了各种桥片下游器件和接口的走线。内存插槽则安排至CPU右方，因为CPU散热器有一定的高度，这个空间刚好可以安排下内存插槽以及内存条。CPU、桥片、内存三者相对布置布局如下图4-9所示：图4-9CPU、桥片及内存布局Figure4-9ThelayoutofCPU,bridgechipandmemoryslot接口以及插件的布局：主板采用的ATX标准对各个接口的具体位置都有了统一的标准，因此，根据ATX标准，在后接口面板位置安置了音频接口、USB口、串口、网口、VGA接口以及DVI接口。在主板的左下部分，是PCIE等插槽的位置，按照ATX标准，根据主板的情况，布置了1个PCIE16X插槽，2个PCIE8X插槽，1个PCIE4X插槽，1个PCIE1X插槽。USB接口布置了8个，其中4个布置在了后面板上，剩下的以双排插针的形式提供接口。SATA、M.2接口等布置在了主板的右下半部分，靠近电路板边缘，目的是为了方便使用，这些接口经常需要插拔，安排在远离PCIE插槽和中心的位置可以方便操作。各接插件布局如下图4-10所示：图4-10接插件布局Figure4-10Thelayoutofinterfacesandplug-inunits主板上关键模块芯片布局：如ADV7125、TFP410、MAX3232等，这些芯片都放置在相应的接口附近。主板上的模拟电路包括声卡解码芯片、VGA显示信号，这些电路需要与其他的数字信号线分开，芯片放置在相应的接口附近，缩短信号线的长度，方便安排模拟部分的地线铺铜；同时考虑方向的摆放，能够使得信号线互相不交叉,或者重要的信号线避免交叉[53]；重要的是还需要考虑各个芯片之间温度的影响，保证整板可靠性。电压转换器件的布局：这些器件的安放要和电源层的分割相结合。考虑靠近板上电源插座附近放置，与此同时CPU供电电路所需电感要靠近散热器放置，必要时加散热硅胶。主板上有多种不同电压值的电源，经电压转换器件生成的电源转换器件应该紧挨电源分割区，以便电源平面划分简单，对附件器件干扰会比较小。重要电容、电阻的布局：虽然电阻、电容只是一个小器件，但是器件布局影响的更多的是布线的方便,而信号线的阻抗则更多的影响着信号的质量。因此,信号线上的电容电阻以及芯片周围的去耦电容的摆放都非常重要。首先要在主板ATX电源输入端接几个100UF以上的电解电容，这样可以滤除低频噪声；同时在电源铜皮进入电源平面入口处的必经路径上，摆放若干个0.1μF、1μF、1.7μF的电容，电源先经过电容，紧接着进入电源平面，可以达到较好的滤波效果。芯片上0.1μuF、1.0μF、1.7μF去耦电容[54]平均是芯片上每一个电源引出脚上有一个，摆放在电源平面和芯片管脚之间，离管脚尽量近，走线尽量短且比信号线宽2-3倍，以减小电磁干扰；另外在ROM、RAM等容易受到噪声干扰的存储器件电源线和地线间直接接入了去耦电容，可以较好地保护信号质量。对于电阻，时钟线上的串联电阻安放的位置应尽量靠近时钟芯片，另外，对于主板上时钟部分生成处理器核和HT总线参考时钟的SN65LVDS104PW器件，需摆放在处理器附近，这是因为差分HCSL电平和单端LVTTL相比，抗噪声干扰能力要强；其它信号线上的串联电阻安放的位置应使电阻与芯片的连线长度不大于500mil.有关布局的其他工作：①跳线放在了便于操作的地方，并且各个跳线之间留有一定距离，便于操作；②ADV7125高性能视频D/A转换芯片与VGA接口之间的距离控制尽可能的短，避免了数字信号对于视频模拟信号的干扰；另外，将VGA接口靠近了音频接口布置，容易划分模拟区域；③对于调试或使用期间需要经常更换/插拔的BIOS芯片，设计时采用了卡槽的方式，便于更换操作；④各间距控制：主板元件的安放离印制板边缘大于3mm。小器件的间距是3mm，大器件有边框且边框距器件5mm。⑤布局结束后对所有器件的封装进行了检查，将布局图纸按1:1的大小打印出来，和真实器件的大小进行了对比。⑥对于板上丝印做了规范，如倍频拨码开关的设置方法、LED灯的含义、跳线的说明等。1.4PCB布线在整个PCB设计中，布局的时候就需要部分考虑之后的布线工作，布局已经对布线施加了一定的约束，例如CPU与内存或者与桥片之间的布线，它们之间信号线比较复杂，需要预留好足够的位置保证布线之后的信号质量，同样的在布线中遇到困难无法继续进行时也需要对布局进行相应的微调。布线不仅仅是布通即可，同样的逻辑电路，PCB设计的不好，电路的性能也会有很大差别。布线工作是PCB设计中最为复杂、注意点最多、工作量最大，也是决定主板性能最重要的一环。在布线之前需要对布线规则进行设计方便布线，主要设定信号线的阻抗、线间距、线与焊盘的间距、线与过孔的间距、过孔与过孔的间距、各类线的长度间距、BGA等封装的拓扑结构等等。本节对此次PCB设计中的一般信号线、差分线、时钟线、电源线地线、电源平面地平面处理、数字地模拟地处理等布线过程作了简要介绍。一般信号线布线：一般信号线占整体布线的80%，布线时有正交布线、串推布线、分支布线等原则。同时为了保证阻抗的连续，高速信号的信号线上避免了90度的直角走线，并控制走线平滑均匀，因为每一个弯折或分支处都会产生阻抗突变引起反射的现象。差分线布线：主板上的PCIE以及USB等关键接口均存在差分信号，它们是正负成对出现，在布线时要求平行、等长、等距且最好布在同一信层。平行以及等距是为了差分线阻抗均匀连续；等长的目的则是要确保时序的正确性。时钟信号线布线：时钟线是电路正常运行的关键，为保证好的信号质量，布线开始时应最先考虑时钟信号的走线通道。时钟信号线布线时同一频率且用途相同的时钟信号线布线要控制了等长。同时从电磁兼容性方面考虑，时钟线布线尽量短。布线时，时钟信号线布在了距地层最近且距电源层最远的层上，晶振下方BOTTOM层不允许走线，故在晶振正下方焊盘进行铺铜，通过过孔接地。电源线和地线布线：芯片的电源和地管脚如果是通过一段导线经过孔后连接到相应的电源和地平面，在布线时，这一段导线控制尽量宽，过孔也应尽量大。如果电源线或者地线很细，那么会导致芯片内的信号参考电平不稳定，抗噪声能力减弱。主板上的电源和地多数是通过宽的铺铜和多个过孔后与电源平面相联，大面积铺铜的方法较好的保证了电源的抗噪声能力。同时电源先经过一串并排的滤波电容后再到芯片的使用管脚，这样能最大程度的减少低频纹波和高频噪声对电源的影响。电源平面、地平面分