2023年洛阳师范学院《计算机组成原理》期末试卷B（含参考答案）

2023年洛阳师范学院《计算机组成原理》期末试卷B（含参考答案）2023年洛阳师范学院《计算机组成原理》期末试卷B（含参考答案）专业：计算机科学与技术考试时长：120分钟满分：100分一、单项选择题（每题2分，共20分）完整的计算机系统包括（）

A.主机和外设

B.硬件系统和软件系统

C.CPU、存储器、I/O设备

D.运算器、控制器、存储器

✅答案：B

解析：计算机系统由硬件系统+软件系统共同组成。计算机中存储汉字编码使用（）

A.ASCII码B.机内码C.区位码D.字形码

✅答案：B8位二进制补码表示的数据范围是（）

A.-127～+127

B.-128～+127

C.0～255

D.-128～+128

✅答案：B在CPU中，保存当前正在执行指令的寄存器是（）

A.PC程序计数器

[B.IR](B.IR)指令寄存器

C.MAR地址寄存器

D.ACC累加器

✅答案：B下列存储器中存取速度最快的是（）

A.内存B.CacheC.硬盘D.U盘

✅答案：B指令系统中，操作数直接存放在指令中的寻址方式是（）

A.直接寻址B.立即寻址C.寄存器寻址D.间接寻址

✅答案：B采用异步通信方式传送数据时，传输双方依靠（）实现同步。

A.统一时钟B.起始位、停止位C.握手信号D.总线仲裁

✅答案：B微程序存放在（）

A.主存B.控制存储器C.CacheD.硬盘

✅答案：B总线的异步控制方式特点是（）

A.采用统一时钟

B.不需要时钟，依靠应答信号传输

C.速度一定高于同步总线

D.所有设备强制同步

✅答案：BDMA方式传送数据时，数据传输通路是（）

A.CPU↔外设

B.内存↔外设

C.CPU↔内存

D.外设→CPU→内存

✅答案：B二、填空题（每空1分，共20分）冯・诺依曼计算机五大硬件部件：运算器、控制器、存储器、输入设备、输出设备。若X=-0.1011，原码表示为1.1011，补码为1.0101。存储器的三级存储体系：Cache→主存→辅存，解决速度、容量、成本三者矛盾。指令格式一般由两部分构成：操作码OP和地址码A。CPU的两大核心部件：运算器ALU和控制器CU。I/O控制方式分为4种：程序查询方式、中断方式、DMA方式、通道方式。总线按传输信息类型分为地址总线、数据总线、控制总线。中断处理过程：中断请求→中断判优→中断响应→中断服务→中断返回。浮点数由阶码和尾数两部分组成。主存与Cache之间的地址映射方式：直接映射、全相联映射、组相联映射。三、判断题（对打√，错打×；每题1分，共10分）机器字长等于存储字长。（×）补码运算中符号位可以直接参与运算。（√）Cache是高速外部存储器。（×，Cache在CPU内部）指令周期一定大于机器周期。（√）DMA传输过程完全不需要CPU干预。（×，初始化与结束需要CPU）浮点数阶码位数决定数值表示范围，尾数决定精度。（√）程序计数器PC存放当前指令。（×，存放下一条指令地址）异步总线不需要公共时钟信号。（√）中断优先级一旦设定，运行中不能修改。（×，可通过屏蔽字改变）虚拟存储器对程序员是透明的。（×，对应用程序透明，操作系统管理）四、简答题（每题6分，共30分）1.简述冯・诺依曼体系计算机的核心思想参考答案：

（1）采用二进制表示数据和指令；

（2）存储程序：指令和数据预先存入存储器；

（3）计算机由运算器、控制器、存储器、输入、输出五大部件组成；

（4）控制器从存储器读取指令并自动执行，实现程序自动运行。2.简述原码、反码、补码三者区别，说明补码优势参考答案：原码：最高位符号位，数值位直接表示真值；正负0表示不唯一，减法不能直接运算。反码：正数反码=原码；负数符号不变，数值位按位取反；仍然存在正负0问题。补码：正数补码=原码；负数=反码+1；0编码唯一，减法转化为加法运算，硬件电路简化。

补码优势：硬件只需设计加法器即可完成加减运算，简化ALU电路设计。3.简述Cache工作原理，说明局部性原理参考答案：

Cache是高速缓冲存储器，存放CPU近期频繁访问的数据/指令。

局部性原理

①时间局部性：刚访问过的数据，短时间内很可能再次访问；

②空间局部性：访问某一地址，相邻地址大概率被访问。

CPU访问主存数据时，优先查找Cache；命中直接读取，未命中则从主存调入Cache供后续访问，提升平均访存速度。4.简述中断方式和DMA方式的区别参考答案：

1）中断：以字节/字为单位传输；每次传输完成触发中断，CPU介入处理；适合低速外设（键盘、鼠标）。

2）DMA：批量块传输；数据直接在外设和内存之间搬运；仅在传输初始化、传输结束时通知CPU；适合高速大批量设备（硬盘）。5.简述指令执行的基本步骤（取指周期+执行周期）参考答案：取指周期：PC送地址寄存器，访问内存取出指令送入IR；PC自增，准备下一条指令；译码：控制器解析操作码，识别指令功能；取操作数：根据寻址方式读取源操作数；执行运算：ALU完成运算；保存结果，判断是否跳转；结束本条指令。五、综合计算题（共20分）1.真值转换（6分）已知X=+0.1001，Y=−0.0110（8位小数，含1位符号位）

(1)写出X、Y的原码、反码、补码

解：

[X]原=0.1001 [X]反=0.1001 [X]补=0.1001

[Y]原=1.0110 [Y]反=1.1001 [Y]补=1.1010(2)用补码计算X+Y

[X]补+[Y]补=0.1001+1.1010=0.0011

真值=+0.00112.存储器扩展设计（7分）主存容量16K×16bit，芯片规格：4K×8bit

求：需要多少片存储芯片；地址线多少位；片选逻辑。

解：

16K=2¹⁴→地址线14根

位扩展：16bit/8bit=2片一组

字扩展：16K/4K=4组

总芯片数=4×2=8片3.总线与访存速度计算（7分）假设Cache命中率90%，Cache访问时间10ns，主存访问时间100ns，求平均访问时间。

公式：T_avg=H×Tc+(1−H)