数字逻辑第7版

数字逻辑与数字系统主要内容第1章数字逻辑基础第2章逻辑门电路第3章组合逻辑电路第4章锁存器和触发器第5章时序逻辑电路第6章半导体存储器第7章脉冲波形的产生与整形第8章数模转换和模数转换第9章数字系统分析与设计绪论数字电路与数字信号数字电路的分类数字电路的应用数字电路的优点数字电路与数字信号模拟电路电子电路分类数字电路

传递、处理模拟信号的电子电路

传递、处理数字信号的电子电路数字信号时间上和幅度上都断续变化的信号

模拟信号时间上和幅度上都连续变化的信号高电平低电平数字电路的分类将晶体管、电阻、电容等元器件用导线在线路板上连接起来的电路。将上述元器件和导线通过半导体制造工艺做在一块硅片上而成为一个不可分割的整体电路。根据电路结构不同分分立元件电路集成电路根据半导体的导电类型不同分双极型数字集成电路单极型数字集成电路以双极型晶体管作为基本器件以单极型晶体管作为基本器件例如

CMOS例如

TTL数字电路的分类-根据集成密度不同分集成电路的分类集成度电路规模与范围小规模集成电路SSI1～10门.片，或10～10个元件/片逻辑单元电路包括:逻辑门电路、集成触发器中规模集成电路MSI10～100门.片，或100～1000个元件/片逻辑部件包括:计数器、译码器、编码器、数据选择器、寄存器、算术运算器、比较器、转换电路等大规模集成电路LSI100～1000门/片，或1000～10000个元件/片数字逻辑系统包括:中央控制器、存储器、各种接口电路等超大规模集成电路VLSI大于1000门.片，或大于10万个元件/片高集成度的数字逻辑系统包括:各种型号的单片机和控制器数字电路的应用数字通讯自动控制数字电子计算机数字测量仪表家用电器数字电路的应用数字电路的典型应用复杂数字电子产品已经大众化数字电路的优点便于高度集成化。工作可靠性高、抗干扰能力强。数字信息便于长期保存。数字集成电路的产品系列多、通用性强、成本低。保密性好，数字信息容易进行加密处理，不易被窃取。第1章

数字逻辑基础

1.1计数体制1.2常用编码1.3逻辑代数基础1.1计数体制把数的组成和由低位向高位进位的规则称为数制。在数字系统中，常用的数制包括十进制数(Decimal)，二进制数(Binary)，八进制数(Octal)和十六进制数(Hexadecimal)。十进制数1.1.1十进制数例：666.66666.66=6×102+6×101+6×100+6×10-1+6×10-2

多项式表示法(Polynomialnotation)。102、101、100、10-1、10-2表示每位数对应的权值6为系数。特点：1)基数10，逢十进一，即9+1=10

2)0-9十个数字符号3)不同位上的数具有不同的权值10i。

4)任意一个十进制数，都可按其权位展成多项式的形式。1.1.1十进制数n是整数的位数m是小数的位数ai是第i位系数10i是第i位的权，10是基数。1.1.1十进制数任意进制数按权展开R为基数ai为第i位的数码Ri为第i位的权值。1.1.2二进制数组成：0、1进位规则：逢二进一一个二进制数M2可以写成：1.1.2二进制数一个二进制数的最右边一位称为最低有效位，常表示为LSB(LeastSignificantBit)，最左边一位称为最高有效位，常表示为MSB(MostSignificantBit)。例：试标出二进制数11011.011的LSB，MSB位，写出各位的权和按权展开式，求出其等值的十进制数。1.1.2二进制数M2=11011.0112=1×24+1×23+0×22+1×21+1×20+0×2-1+1×2-2+1×2-3=27.3751011011.01124232221202-12-22-3MSBLSB1.1.3八进制数和十六进制数⒈八进制数组成：进位规则：权值：基数：1.1.3八进制数和十六进制数⒉十六进制数组成：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F进位规则：逢十六进一1.1.4数制间的转换方法：按权相加。将非十进制数各位的数码乘以对应的权再累加起来。一个R进制数转换成十进制数的过程可用下式表示：(An-1…A0A-1…A-m)R=(An-1×Rn-1

…

A0×R0

A-1×R-1

…

A-m×R-m)10

非十进制数十进制数1.1.4数制间的转换【例】将(10011.101)2转换成十进制数。解：(10011.101)2＝(24+21+20+2-1+2-3)10

＝(16+2+1+0.5+0.125)10

＝(19.625)101.1.4数制间的转换【例】将(24.2)8转换成十进制数。解：(24.2)8＝(2×81

4×80

2×8-1)10

＝(16

4

0.25)10

＝(20.25)10【例】将(A3.4)16转换成十进制数。解：(A3.4)16＝(A×161

3×160

4×16-1)10

＝(160

3

0.25)10

＝(163.25)101.1.4数制间的转换一般采用将M10的整数部分和小数部分分别转换，然后把其结果相加。整数部分的转换一般采用除基取余法(RadixDivideMethod)，小数部分的转换一般采用乘基取整法(RadixMultiplyMethod)。

十进制数非十进制数1.1.4数制间的转换(1)整数部分转换

R进制整数都可写成按权展开的多项式：

(N)10=(An-1

Rn-1+…+A1

R1+A0

R0)R

转换的关键是寻找多项式每一项的系数

An-1

、…、A1

、A0

上式两边同除以基数R可得：

(N/R)10=(An-1

Rn-2+An-2

Rn-3+…+A1

R0)R+A0/R

在转换中注意除以R一直进行到商数为0止。这就是所谓除基取余法(RadixDivideMethod)。1.1.4数制间的转换例：将十进制数2510转换为二进制数。解：

∴2510=1100122523212余1＝a0062122余0＝a1余0＝a2余1＝a3余1＝a41.1.4数制间的转换(2)小数部分转换设M10的小数部分转换成二进制数为

a-1a-2…a-m，可写成等式：M10=a-12-1+a-22-2+…+a-m2-m

将上式两边同时乘以2得2×M10=a-120+a-22-1+…+a-m2-m+1

上式中乘积的整数部分就是系数a-1，而乘积的小数部分为：

1.1.4数制间的转换(2)小数部分转换R进制小数写成按权展开的多项式：

(N)10=(A-1

R-1+A-2

R-2+…+A-(m-1)

R-(m-1)+A-m

R-m)R

对上式两边同乘以基数R可得：

(N

R)10=A-1+(A-2

R-1+…+A-(m-1)

R-(m-2)+A-m

R-(m-1))R

。乘积的整数部分就是系数。在转换过程中，乘R过程一直继续到所需位数或达到小数部分为0止，这就是所谓乘基取整法(RadixMultiplyMethod)。1.1.4数制间的转换例：将0.2510转为二进制数。

解：0.2510×2=0.5整数=0=a-1MSB0.510×2=1.0整数=1=a-2LSB即0.2510=0.012由上两例可得25.2510=11001.0121.1.4数制间的转换⒉二进制数和八进制数之间的转换二进制数

八进制数从小数点处开始，分别向左、右按每三位分为一组，每组就对应一位八进制数，组合后即得到转换的八进制数。八进制数

二进制数把每位八进制数写成等值的三位二进制数，即得到二进制数。

1.1.4数制间的转换例：将1011011.10101112转换为八进制数。解：1

011

011.101

011

1∴1011011.10101112=133.53480000.1334351.1.4数制间的转换例：将八进制数2748转换成二进制数。解：

∴2748=1011110022741000101111.1.4数制间的转换⒊二进制数与十六进制数之间的转换二进制数

十六进制数将二进制数从小数点处开始，分别向左、右按每四位分为一组，每组用相应的十六进制数表示，组合后可得到相应的十六进制数。十六进制数

二进制数把每位十六进制数写成等值的四位二进制数。1.1.4数制间的转换例：将10101111.00010110112转换成十六进制数。解：∴10101111.00010110112=AF.16C1610101111.000101101100.AF16C1.2常用编码编码：是指用文字、符号、数码等表示某种信息的过程。数字系统中处理、存储、传输的都是二进制代码0和1，因而对于来自数字系统外部的信息，必须用二进制代码0和1表示。二进制编码：给每个外部信息按一定规律赋予二进制代码的过程。或者说，用二进制代码表示有关对象（信号）的过程。

1.2.1二—十进制编码（BCD码）用四位二进制代码表示一位十进制数的编码方式。BCD码的本质是十进制，其表现形式为二进制代码。如果任取四位二进制代码十六种组合的其中十种，并按不同的次序排列，则可得到多种不同的编码。常用的几种BCD码列于表1-1中。无权码542124212421无权码8421权0010011001110101010011001101111111101010000000010010001101001000100110101011110000000001001000110100101111001101111011110000000100100011010001010110011111101111001101000101011001111000100110101011110000000001001000110100010101100111100010010123456789余3循环码5421码2421码(B)2421码(A)余3码8421码十进制表1-1常用的几种BCD码种类1.2.1十进制编码【例】将十进制数1987.35转换成BCD码。解：(1987.35)10＝(0001100110000111.00110101)BCD1.2.1十进制编码2.余3码余3码也是用四位二进制数表示一位十进制数，但对于同样的十进制数字，其表示比8421码多0011，所以叫余3码。余3码没有固定的权。但余3码是一种对9的自补码，即将一个余3码按位变反，可得到其对9的补码，这在某些场合是十分有用的。十进制数8421码余3码0000000111000101002001001013001101104010001115010110006011010017011110108100010119100111001.2.1十进制编码余3码-对9的自补码某数的余3码，只要自身按位取反，就能得到该数对9之补的余3码。6的余3码：1001按位取反：01106对9之补：33的余3码：0110十进制数8421码余3码0000000111000101002001001013001101104010001115010110006011010017011110108100010119100111001.2.2循环码循环码是格雷码特点：任意两组相邻码之间只有一位不同。又称作反射码有固定的循环周期00000001001100100110011101010100循环码01234567十进制数表1-2四位循环码11001101111111101010101110011000循环码89101112131415十进制数1.2.3ASCII码ASCII是AmericanNationalStandardCodeforInformationInterchange美国国家信息交换标准代码的简称。常用于通讯设备和计算机中。它是一组八位二进制代码，用低七位二进制代码表示十进制数字、英文字母及专用符号。第八位作奇偶校验位（在机中常为0）。如表1-3所示（参见P5表1-3）。表1-3ASCII码DELo_O?/USSI1111~n^N>.RSSO1110}m]M=-GSCR1101|l\L<,FSFF1100{k[K;+ESCVT(home)1011zjZJ:*SUBLF(linefeed)1010yIYI9)EMHT(tab)1001xhXH8(CANBS1000wgWG7’ETBBEL(beep)0111vfVF6&SYNACK0110ueUE5%NAKENQ0101tdTD4$DC4EOT0100scSC3#DC3ETX0011rbRB2”DC2STX0010qaQA1!DC1SOH0001p`P@0SPDLENUL(null)0000111110101100011010001001b4b3b2b1b7b6b5ASCII码分为两类：一类是字符编码，这类编码代表的字符可以显示打印；另一类编码是控制字符编码，每个都有特定的含义，起一个控制功能。1.3逻辑代数基础逻辑代数是分析和设计数字逻辑电路的数学工具。本节讨论：逻辑变量、逻辑函数、基本逻辑运算和逻辑代数公式，以及化简逻辑函数的两种方法—公式法和卡诺图法。1.3逻辑代数基础数字电路是研究逻辑的。引进逻辑变量、逻辑函数两个术语。具有逻辑属性的变量—逻辑变量ABFF=f（A，B）⒈逻辑电路中的几个问题⑴逻辑值的概念在数字系统中，通常用逻辑真和逻辑假状态来区分事物的两种对立的状态。逻辑真状态用‘1’表示；逻辑假状态用‘0’来表示。‘1’和‘0’分别叫做逻辑真、假状态的值。0、1只有逻辑上的含义，已不表示数量上的大小。⑵高、低电平的概念把两个不同范围的电位与逻辑真、假两个逻辑状态对应。这两个不同范围的电位称作逻辑电平，把其中一个相对电位较高者称为逻辑高电平，简称高电平，用H表示。而相对较低者称为逻辑低电平，简称低电平，用L表示。上限值下限值上限值下限值4V3V0.8V0V高电平H低电平L⑶状态赋值和正、负逻辑的概念状态赋值：数字电路中，经常用符号1和0表示高电平和低电平。把用符号1、0表示输入、输出电平高低的过程叫做状态赋值。正逻辑：在状态赋值时，如果用1表示高电平，用0表示低电平，则称为正逻辑赋值，简称正逻辑。负逻辑：在状态赋值时，如果用0表示高电平，用1表示低电平，则称为负逻辑赋值，简称负逻辑。⒉基本逻辑运算和基本逻辑门基本逻辑运算有逻辑与、逻辑或和逻辑非。实现这三种逻辑运算的电路，称作基本逻辑门。

⑴逻辑与（乘）运算只有决定一件事情的全部条件具备之后，结果才能发生，这种因果关系为“逻辑与”或“逻辑乘”。⑴逻辑与（乘）运算如图1-7示照明电路，开关A、B合上作为条件，灯亮为结果，只有两个开关全合上时，灯才会亮，否则灯不亮。灯和开关之间符合与逻辑关系。

图1-7与逻辑电路EABFAB00011011F0001表1-5真值表逻辑符号FAB(b)AB(a)FFAB&(c)⑴逻辑与（乘）运算逻辑真值表（TruthTable）：经过状态赋值之后所得到的由文字和符号0、1组成的，用于描述输入和输出的所有状态的表格。简称真值表。逻辑与的逻辑关系表达式写成F=A·B与逻辑功能可记成：“有0为0，全1为1”与运算规则：0·0=0；0·1=0；1·0=0；1·1=1A·0=0；A·1=A；0·A=0；1·A=A⑵逻辑或（加）运算决定一件事情的几个条件中，只要有一个或一个以上条件具备，结果就会发生，这种因果关系称为“或逻辑”，也称“逻辑加”。⑵逻辑或（加）运算图1-8为两个开关并联的照明电路。只要有一个或一个以上（二个）开关闭合，灯就会亮。只有开关都断开时，灯灭。灯亮和开关之间的关系是“或逻辑”关系。EABF图1-8或逻辑电路（参见P10图1-8）ABF(c)≥1ABF(a)+ABF(b)逻辑符号AB00011011F0111表1-6真值表⑵逻辑或（加）运算逻辑或的逻辑关系表达式F=A+B读作F等于A逻辑加B。或逻辑功能可记成“有1为1，全0为0”。由真值表看出0+0=0；0+1=1；1+0=1；1+1=1，从而推出A+0=A；A+1=1；A+A=A。或逻辑又称逻辑加法。通过上述真值表，可见它和算术加有很大区别。在逻辑加中1+1=1，1+1+···+1=1。

⑶逻辑非运算条件具备时结果不发生，条件不具备时结果反而发生，这种因果关系是逻辑非。非也称为取反。⑶逻辑非运算图1-9非逻辑电路EARFA01F10表1-7真值表AF1(c)AF(a)AF(b)逻辑图如图1-9示照明电路，开关A合上时灯灭；开关A断开时灯亮。开关合上这一条件具备时灯亮这一结果不发生。满足非逻辑关系。同样可列出以0和1表示A和F之间的逻辑关系的真值表。⑶逻辑非运算逻辑非的逻辑表达式写成⑷复合逻辑运算与、或、非为三种基本逻辑运算。实际逻辑问题要比与、或、非复杂得多，但都可以用简单的与、或、非逻辑组合来实现。从而构成复合逻辑。复合逻辑常见的有与非、或非、异或、同(或)运算等。⑷复合逻辑运算逻辑符号如下图，其中第一行为惯用符号；第二行为国标符号；第三行为国外常用符号。⒊逻辑代数的基本公式和常用公式

⑴基本公式⑴基本公式上述基本公式可用真值表进行证明。如证明反演律可将变量：A、B的各种取值组合分别代入等式，其结果如下表所示，等号两边的逻辑值完全对应相等，则说明该公式成立。⑵逻辑代数的三条规则⒈代入规则

在任何逻辑等式中，如果等式两边所有出现某一变量的地方，都代之一个函数，则等式仍然成立。这个规则叫代入规则。例如：等式若用F=AC代替A，则根据代入规则，等式仍成立，即利用代入规则，可以将基本公式推广为多变量的形式，扩大公式的使用范围

⑵逻辑代数的三条规则⒉反演规则将逻辑表达式中所有

·变+，+变成·1变成0，0变成1

原变量变成反变量反变量变成原变量即得到原逻辑函数的反函数。反演规则常用于从已知原函数求出其反函数。⑵逻辑代数的三条规则利用反演规则时须注意以下两点：⑴仍需遵守“先括号，然后乘，最后加”的运算顺序。⑵不属于单个变量上的长非号，在利用反演规则时应保持不变，而长非号下的变量及·和＋号符号仍按反演规则处理。德·摩根定理实际上是反演规则的一个特例。

⑵逻辑代数的三条规则例：⑵逻辑代数的三条规则⒊对偶规则

将逻辑函数F中的“·”换成“＋”，“＋”换成“·”，“０”换成“１”，“１”换成“０”，即可求得F的对偶式F’。若两个逻辑函数相等，则它们的对偶式也相等；反之亦然。例：求下列逻辑函数的对偶式：⑵逻辑代数的三条规则若证明两个逻辑式相等，可以通过证明它们的对偶式相等来完成。例：证明A+BC=(A+B)(A+C)证明：先写出等式两边的对偶式等式左边=A(B+C)

等式右边=AB+AC根据分配律A(B+C)=AB+AC知对偶式相等，由对偶规则知A+BC=(A+B)(A+C)使用对偶规则时，同样要注意运算的优先级别；正确使用括号；原式中的长非号，短非号均不变。⑶若干常用公式利用基本公式不难证明下列各式也是正确的，直接运用这些公式，可以给化简带来很大方便。表1-15若干常用公式⑤②①⑥③④⑥⑶若干常用公式结果说明：两个乘积项相加时，如果一项取反后，是另一项的因子，则此因子是多余的，可以消去。

⑶若干常用公式证明：该式说明：三个与项相加时，若两项中分别有和A因子，而这两项的其余因子组成第三个乘积项是多余的，可以消去。⑶若干常用公式证明：⑶若干常用公式例：变量x和含有变量x的逻辑函数相乘时，函数f中的x用1代替，用0代替，依据是x·x=x=x·1；x·=0=x·0。F=A[1·B+0·C+(1+D)(0+E)]=A(B+E)⒋逻辑函数及其表示法⑴逻辑函数数字电路研究的是输出变量和输入变量之间的逻辑关系。图1-11示出二输入、一输出的数字电路框图。ABF=f(A,B)图1-11数字电路框图数字电路当输入变量A、B取值为逻辑值0或1时，输出F也只能是0或1。⒋逻辑函数及其表示法在处理逻辑问题时，可用多种方法来表示逻辑函数，其常用表示方法有真值表，逻辑表达式，卡诺图和逻辑图等。

⑵真值表表示法描述逻辑函数各个变量取值组合和函数值对应关系的表格，称为真值表。由于每一个输入变量有0、1两个取值，n个输入变量有2n个不同的取值组合，将输入变量的全部取值组合和相应的函数值一一列举出来，即可得到真值表。通常输入变量的全部取值组合按二进制顺序进行，以防遗漏，并方便检查。

⑵真值表表示法

把实际逻辑问题抽象为数学问题时，使用真值表很方便。当变量较多时，为避免烦琐可只列出那些使函数值为1的的输入变量取值组合。例：三人就某一提议进行表决，试列出表决结果的真值表。

⑵真值表表示法

解：设输入变量A、B、C代表三人，F代表表决结果，两人以上同意者为1（表示通过），否则为0。A、B、C：同意为1，不同意为0。F：通过为1，不通过为0。则真值表为：

00010111000001010011100101110111FABC表1-16表决逻辑真值表⑶函数表达式表示法用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式子，叫做函数表达式。由真值表求函数表达式最方便。找出那些使函数值为1的变量取值组合，变量值为1的写成原变量，为0的写成反变量，函数值为1的每一个组合可以写出一个乘积项，把这些乘积项加起来，可以得到函数的原函数的标准与或式。把函数值为0的对应乘积项相加，则得反函数。⑶函数表达式表示法例：写出表决逻辑的原函数和反函数的标准与或式。解：00010111000001010011100101110111FABC表1-16表决逻辑真值表⑶函数表达式表示法特点：⑴简洁方便。能高度抽象而且概括地表示各个变量之间的逻辑关系。⑵便于利用逻辑代数的公式和定理进行运算、变换。⑶便于利用逻辑图实现函数。⑷缺点是难以直接从变量取值看出函数的值，不如真值表直观。⑷逻辑图表示法把函数表达式所表示的逻辑关系用逻辑符号表示出来而得到的电路图，称逻辑图。逻辑图只反映电路的逻辑功能。一般可根据逻辑表达式画逻辑图。

方法是把逻辑表达式中相应的运算用门电路的符号来代替。⑷逻辑图表示法例：将F=AB+BC+CA画成逻辑图。如表决逻辑图所示。≥1ABCF表决逻辑逻辑图&&&⑷卡诺图表示法卡诺图（KarnaughMap）是逻辑函数的一种图形表示方法。卡诺图和真值表一样可以表示逻辑函数和输入变量之间的逻辑关系。卡诺图是用图示方法将各种输入变量取值组合下的输出函数值一一表达出来。AB01010123ABF00011011图1-13二变量卡诺图与相应真值表对应关系⒌逻辑函数化简化简的目的：使逻辑函数表达式简单（逻辑图简单）以达到所用元件也少,提高可靠性的目的。逻辑函数表达式不是唯一的。F=(A+B)(B+C)(C+A)或与表达式

与非与非表达式

与或非表达式F=AB+BC+AC与或表达式或非或非表达式⒌逻辑函数化简⑴逻辑函数的代数（公式）化简法

公式化简法：使用基本公式和常用公式，以求得函数的最简式。⒌逻辑函数化简①吸收法：根据公式A+AB=A可将AB项消去，A和B同样也可以是任何一个复杂的逻辑式。例：化简解:将A+BC看成一项⒌逻辑函数化简②消去法：利用公式可将中的因子消去。A、B均可是任何复杂的逻辑式。例：⒌逻辑函数化简③合并项法利用公式可以把两项合并为一项，并消去一个变量。例：⒌逻辑函数化简④配项法例：将式中的某一项乘以或加，然后拆成两项分别与其它项合并，进行化简。⒌逻辑函数化简④配项法例：将式中的某一项乘以或加，然后拆成两项分别与其它项合并，进行化简。⒌逻辑函数化简⑵逻辑函数的卡诺图化简法用卡诺图化简逻辑函数是一种简便直观、容易掌握、行之有效的方法。在数字逻辑电路设计中得到广泛应用。一个逻辑函数的卡诺图就是将此函数最小项表达式中各个最小项相应地填入一个特定的方格图内,此方格图称为卡诺图。⒌逻辑函数化简①最小项及最小项表达式最小项

在有n个逻辑变量的逻辑函数中,n个变量(包含所有变量)的乘积项称为最小项。特点:n个变量则有2n个最小项;每个最小项只有n个变量;每个变量只能出现一次,不是以原变量形式出现,就是以反变量的形式出现。⒌逻辑函数化简最小项编号

编号方法：最小项中原变量用1表示，反变量用0表示，变量取值组合就是二进制数值，而其对应的十进制数的值，就是该最小项的编号。下表为三变量的最小项及其编号。⒌逻辑函数化简表1-17三个变量的最小项及其编号m0m1m2m3m4m5m6m700000101001110010111011101234567最小项编号最小项ABC序号⑵每一个最小项对应了一组变量取值，任意一个最小项，只有对应的那一组取值使其值为1，其它均为0。⑶任意两个最小项之积恒为0，记作：mi·mj=0（i≠j）⑷所有最小项的逻辑和为1，记作Σmi=1（i=0，1，2，···，2n-1）⑸n个变量逻辑函数的每一个最小项都有n个相邻项。相邻是指逻辑相邻。⑹两个最小项相加可以消去互为反变量的因子。⒌逻辑函数化简最小项性质

表1-18三变量最小项真值表m7m6m5m4m3m2m1m0编号0000000100000010000001000000100000010000001000000100000010000000000001010011100101110111⑴n个变量的逻辑函数有2n个最小项。⒌逻辑函数化简最小项表达式任何逻辑函数都可以表示成为最小项之和的形式—标准与或式，并且这种形式是唯一的。就是说，一个逻辑函数只有一个最小项之和的表达式。⒌逻辑函数化简例：写出F=AB+BC+AC的最小项表达式解：

⒌逻辑函数化简②卡诺图的画法n变量卡诺图的画法：画正方形或矩形，图形中分割出2n个小方格，n为变量的个数，每个最小项对应一个小方格。变量取值按循环码排列（GrayCode），其特点是相邻两个编码只有一位状态不同。变量卡诺图形象地表达了变量各个最小项之间在逻辑上的相邻性。⒌逻辑函数化简三变量卡诺图⒌逻辑函数化简四变量卡诺图注意：最小项循环邻接的排列顺序，蛇形排列。0132675412131514101198⒌逻辑函数化简五变量卡诺图⒌逻辑函数化简③用卡诺图来表示逻辑函数通常逻辑函数的卡诺图可由以下三种情况获得：如果逻辑函数是最小项表达式,则在相同变量的卡诺图中,与每个最小项相对应的小方格内填1,其余填0。若逻辑函数是一般式,则先把一般式变为最小项表达式后,再填卡诺图,或直接按逻辑函数一般式填卡诺图亦可。如果已知逻辑函数真值表,对应于变量逻辑取值的每种组合,函数值为1或为0,则在相同变量卡诺图的对应小方格内填1或填0,就得到逻辑函数的卡诺图。⒌逻辑函数化简例：

A000111101001100011BC⒌逻辑函数化简例：

⒌逻辑函数化简④用卡诺图化简逻辑函数利用卡诺图进行化简，简捷直观，灵活方便，且容易确定是否已得到最简结果。用卡诺图化简逻辑函数一般可按以下步骤进行：(a)画出函数的卡诺图(b)画包围圈，合并最小项在卡诺图中，凡是相邻的最小项均可合并，合并时，可消去有关变量。⒍逻辑函数化简两个相邻最小项的合并⒍逻辑函数化简⒌逻辑函数化简四相邻最小项的合并⒌逻辑函数化简四相邻最小项的合并⒌逻辑函数化简八相邻最小项的合并BBD⒌逻辑函数化简(c)选择乘积项，写出最简与或表达式。选择乘积项时，必须包含全部最小项，选用的乘积项的总数应该最少，每个乘积项所包含的因子也应该最少。例：化简函数⒌逻辑函数化简解：①画出函数的卡诺图②合并最小项③选择乘积项写出最简与或表达式311451213110BCD=∑(3，11)BC=∑(4，5，12，13)ACD=∑(1，5)ABC=∑(3，11)1111111化简时应注意的几个问题：⑴圈1得原函数，圈0得反函数⑵圈必须覆盖所有的1。⑶圈中1的个数必须是2n个相邻的1。⑷圈的个数必须最少(乘积项最少)。⑸圈越大越好(消去的变量多)。⑹每个圈至少包含一个新的最小项。⑺选出最简与或式。⒌逻辑函数化简4568121315⒌逻辑函数化简例：化简函数

F=∑(1，4，5，6，8，12，13，15)。解：①画出F的卡诺图②合并最小项③写出最简与或表达式⑶具有无关项的逻辑函数化简约束项、任意项和无关项

在分析某些具体的逻辑函数时，常遇到输入变量的取值不是任意的情况。对输入变量的取值所施加的限制为约束。这些受约束的变量取值组合所对应的最小项叫约束项。⒌逻辑函数化简例如用三个逻辑变量A、B、C分别表示一台电动机的正转、反转和停止命令。A=1表示正转，B=1表示反转，C=1表示停止。电动机执行一个命令时，ABC的取值只能是001，010，100中的一种，不能是000，011，110，101，111中的任一种。因此A、B、C是一组具有约束的变量。⒌逻辑函数化简通常用约束条件来描述约束的具体内容。当限制某些输入变量不能出现时，用对应的最小项恒等于0来表示。上面例子中的约束条件可写为：⒌逻辑函数化简⒌逻辑函数化简有时也会遇到在某些输入变量取值下不影响输出函数。通常把与输出逻辑函数无关的最小项称作任意项。在不严格区分时，约束项和任意项统称为无关项。无关是指把它们是否写入逻辑式中无关紧要，可写可不写。在卡诺图中填入“×”表示。⒌逻辑函数化简在存在无关项的情况下，不影响函数值。因此在逻辑函数化简时，利用无关项有时会给化简带来方便。在卡诺图上，究竟将“×”作为“1”还是“0”对待，应以得到的相邻最小项矩形组合最大，而且矩形组合数目最少为原则。⒌逻辑函数化简例：化简具有约束项的逻辑函数已知约束条件为

解：如果不利用约束项，F已无从化简，适当写入一些约束项后，可以得到⒌逻辑函数化简如图示。化简结果与代数相同。

010000011×××××××⒌逻辑函数化简例：化简逻辑函数F(A,B,C,D)=∑m(0,1,2,3,6,8)+∑d(10,11,12,13,14,15)。0000111111××××××2026/9/18123第2章逻辑门电路基本概念CMOS逻辑门电路TTL逻辑门电路ECL电路Bi-CMOS电路数字集成电路使用中应注意的问题2026/9/18124第2章逻辑门电路在数字电路中，“门”是指能实现基本逻辑关系的电路。将门电路的所有元器件及连接导线制作在同一块半导体基片上构成集成逻辑门电路。2026/9/181252.1概述集成电路按照单位芯片面积集成门电路个数分为：小规模集成电路(SmallScaleIntegratedCircuit,SSI)：十几个门电路中规模集成电路(MediumScaleIntegratedCircuit,MSI)：上百个门电路大规模集成电路(LargeScaleIntegratedCircuit,LSI)：几百个至几千个门电路超大规模集成电路(VeryLargeScaleIntegratedCircuit,VLSI)：一万个以上门电路2026/9/181262.1概述按照制造门电路晶体管的不同，逻辑门电路分为:MOS型(单极型)双极型混合型。双极型集成电路的速度高而集成度低，单极型集成电路的集成度高而速度低。2026/9/181272.1概述单极型集成电路中的基本开关元件是MOS(MetalOxideSemiconductor金属氧化物半导体)晶体管。单极型集成电路包括:PMOSNMOSCMOSCMOS门电路是由NMOS管和PMOS管组成的互补MOS集成电路CMOS电路的集成度、成本、功耗和抗干扰能力远优于TTL，是目前使用最广泛、占主导地位的集成电路。2026/9/181282.1概述双极型集成电路中的基本开关元件是晶体三极管。双极型集成电路包括:TTL(TransistorTransistorLogic)circuit晶体管-晶体管逻辑电路（常用）ECL(EmitterCoupledLogic)circuit发射极耦合逻辑电路ECL电路主要用于高速或超高速数字系统或设备中。2026/9/181292.1概述混合型集成逻辑门有Bi-CMOS。Bi-CMOS技术将BJT的高速性和高驱动能力以及CMOS的高密度、低功耗和低成本等优点结合起来。可用于射频电路及模数混合电路中。2026/9/181302.2CMOS逻辑门电路2.2.1MOS管的开关模型以NMOS管为例当用增强型NMOS做工作管时，如输入电压vI为高电平（大于开启电压VT）则NMOS管导通，开关闭合，若满足RD>>RON，输出电压vO为低电平vI≥VTNMOS管的开关特性输入电压vI为低电平时则NMOS管截止，开关断开，若满足RD<<ROFF，输出电压vO为高电平。vI<VT2026/9/181322.2.2CMOS反相器CMOS反相器的电路结构CMOS反相器是构成CMOS集成电路的基本单元2026/9/18133工作原理电源电压条件：CMOS反相器要求电源电压大于两个管子开启电压的绝对值之和，即VDD＞VTN+|VTP|2026/9/18134工作原理vI输入低电平时：NMOS管vI=VIL<VTN时，T1管截止。PMOS负载管:VG2较低，使|VGS|>|VTP|，因此T2充分导通。2026/9/18135工作原理电源电压差不多全部降落在工作管T1的漏源之间，使反相器输出高电平VOH≈VDD。2026/9/18136工作原理当vI=VIH>VTN时，T1管导通。对于PMOS负载管：

VG2较高，使|VGS|<|VTP|，因此T2管截止。2026/9/18137工作原理电源电压几乎全部降落在负载管T2上，使反相器输出低电平且很低，VOL≈0V。2026/9/181382.2.3CMOS反相器的传输特性和抗干扰能力⒈CMOS反相器的传输特性曲线CMOS反相器的传输特性曲线分为电压传输特性曲线和电流传输特性曲线。电压传输特性曲线是描述输出电压vO与输入电压vI之间对应关系的曲线。电流传输特性是指漏极电流iD随输入电压vI变化关系的曲线。2026/9/18139电压和电流传输特性曲线传输特性分为5个区段2026/9/18140电压和电流传输特性曲线AB段：输入电压0<vI<VTN，NMOS管截止，PMOS管导通且工作在低电阻的可变电阻区，此时输出电压vo不随输入电压vI变化。vo=VOH≈VDD，iD≈02026/9/18141电压和电流传输特性曲线BC段：输入电压VTN<vI<vo-∣VTP∣，NMOS管饱和导通，PMOS管工作在可变电阻区，输出电阻小，相当于增益较小的放大器。输出电压vo

随输入电压vI的增大而降低。2026/9/18142电压和电流传输特性曲线CD段：：vo-∣VTP∣

≤vI≤vo+VTN，两管的漏区进入夹断状态，同时饱和导通，此时增益很大。随着vI增大，vo急剧下降，传输特性斜率接近垂直。若VTN和VTP

的参数完全对称，则vI=1/2VDD时两管的导通内阻相等，vo=1/2VDD，即工作在CD段转折区的中点。CD段的中点对应的输入电压叫阈值电压，则CMOS反相器的阈值电压值为1/2VDD。2026/9/18143电压和电流传输特性曲线DE段：vo+VTN≤vI≤VDD-∣VTP∣，NMOS管退出饱和导通，进入可变电阻区，而PMOS管仍维持在饱和导通区。NMOS管作为PMOS管的负载管，输出电阻小，所以增益减小，输出电压vo

随输入电压vI的变化缓慢。2026/9/18144电压和电流传输特性曲线EF段：VDD-∣VTP∣

≤vI≤VDD，PMOS管截止，NMOS管维持在可变电阻区，从而导致vo≈0V，iD≈0。2026/9/18145电压和电流传输特性曲线AB段和EF段：无论输出高电平还是输出低电平，其工作管和负载管中必有一个截止而另一个导通，因此电源向反相器提供仅为纳安级的漏电流。CMOS反相器的静态功耗非常小。2026/9/18146电压和电流传输特性曲线B~E段：即VTN≤vI≤VDD-∣VTP∣时，两管处于同时导通的过渡区域，电源与地之间电阻变小，电流出现急剧变化，产生了一个较大的电流尖峰。使用时应避免长时间工作在此区域，防止功耗过大而损坏器件。2026/9/181472.逻辑电平和抗干扰能力逻辑电平：不同系列的集成电路，输入、输出电平所对应的电压范围也不同。因此，各种集成门电路都规定了输入低电平的上限值VILmax、输入高电平的下限值VIHmin，输出低电平的上限值VOLmax、输出高电平的下限值VOHmin。中间过渡状态的电压范围对于逻辑状态而言具有不确定性。2026/9/181482.逻辑电平和抗干扰能力逻辑电平：在HC系列中，通常有VOH(min)=VDD-0.1VVIH(min)=0.7VDDVIL(max)=0.3VDDVOL(max)=“地”+0.1V2026/9/181492.逻辑电平和抗干扰能力抗干扰能力：通常把不会破坏门电路输出逻辑状态所允许的最大干扰电压值叫做噪声容限。噪声容限大，说明抗干扰能力强。输入为低电平的抗干扰能力VNL为VNL=VIL(max)-VOL(max)输入为高电平的抗干扰能力VNH为VNH=VOH(min)-VIH(min)2026/9/181502.2.4CMOS反相器的输入特性和输出特性1.输入特性输入特性是描述输入电流与输入电压之间关系的曲线。CMOS集成电路采用了输入保护措施。因为MOS管的栅极氧化层厚度非常薄，约为0.1μm，而输入电阻高达1012Ω，输入电容为几皮法。电路在使用时容易因接触静电源而使栅极击穿，所以必须采取保护措施。输入保护电路如图(a)所示，输入特性曲线如图(b)所示。2026/9/181512.2.4CMOS反相器的输入特性和输出特性2.输出特性输出电压与负载电流之间的关系曲线，称为输出特性。输出电压有高电平和低电平两种状态，所以就有两种输出特性。（1）输出为低电平时的输出特性输出等效电路如图(a)所示。负载电流为灌电流。其输出特性就是VGS为某一值时的共源接法的输出特性曲线，如图(b)所示。2026/9/181522.2.4CMOS反相器的输入特性和输出特性（1）输出为低电平时的输出特性VTN管工作在可变电阻区，其导通内阻很小，故输出为低电平VOL。当负载电流iL增加到某值IOLmax后，VTN管将退出可变电阻区进入饱和区。输出电压vo迅速上升，当vo大于VOLmax时破坏了输出为低电平的逻辑关系，因而对灌电流要有限制2026/9/181532.2.4CMOS反相器的输入特性和输出特性（2）输出为高电平时的输出特性输出等效电路如图(a)所示，负载电流为拉电流。输出特性如图(b)所示。2026/9/181542.2.4CMOS反相器的输入特性和输出特性（2）输出为高电平时的输出特性输出电压vo随着负载电流iL的增加而减小：vo=VDD-RPiL，RP为PMOS管导通内阻。当iL>IOHmax时，输出电压vo迅速减小，当vo<VOHmin时破坏了输出为高电平的逻辑关系，因而对拉电流值也要有限制。2026/9/181552.2.5CMOS反相器的动态特性1.传输延时时间tPHL、tPLH由于CMOS反相器中MOS管存在一定的开关时间等原因，使得其输出不能立即响应输入信号的变化，而有一定的延迟。输出电压vo由高电平变为低电平时的传输延迟时间称为导通传输延迟时间tPHL；输出电压vo由低电平变为高电平时的传输延迟时间称为截止传输延迟时间tPLH2026/9/181562.2.5CMOS反相器的动态特性2.动态功耗动态功耗是指CMOS反相器从一种稳定状态转换到另一种稳定状态时消耗的功率。动态功耗由两部分组成，一部分是对负载电容充、放电所消耗的功率PC，另一部分是因管VTN和管VTP在短时间内同时导通所产生的瞬时导通功耗PT。2026/9/181572.2.5CMOS反相器的动态特性

(1)计算负载电容充、放电所消耗的功率PC。2026/9/181582.2.5CMOS反相器的动态特性

(2)计算瞬时导通功耗PTCPD为电路功耗电容。总的动态功耗PD为2026/9/181592.2.6CMOS与非门图所示电路为两个输入端的CMOS与非门。工作原理：当输入A、B都为高电平时:T1、T2管都导通，T3、T4都截止，因此输出为低电平；工作管负载管2026/9/181602.2.6CMOS与非门工作原理：当A、B中有一个为低电平时:T1、T2管必有一个导通，T3、T4必有一个截止，输出为高电平。电路的输入和输出之间是与非逻辑关系。2026/9/181612.2.7CMOS或非门

图所示电路为两个输入端的CMOS或非门。当输入A、B至少有一个高电平时:并联的NMOS管T1和T2中至少有一个导通串联的PMOS管T3、T4至少有一个截止，因此输出为低电平；VDDT2(N)F-

CMOS或非门T1(N)T4(P)BAT3(P)2026/9/181622.2.7CMOS或非门当输入A、B都为低电平时:并联NMOS管T1和T2都截止串联PMOS管T3和T4都导通，电路输出为高电平。电路的输入和输出之间是或非逻辑关系。VDDT2(N)F-

CMOS或非门T1(N)T4(P)BAT3(P)2026/9/18163带缓冲器的CMOS门电路实际生产的CMOS电路中均采用带缓冲级的结构，就是在门电路的输入端、输出端加入了反相器作为缓冲器。2026/9/18164带缓冲器的CMOS门电路实际生产的CMOS电路中均采用带缓冲级的结构，就是在门电路的输入端、输出端加入了反相器作为缓冲器。2026/9/181652.3其他类型的CMOS门电路及参数图所示为三态输出门电路。A是输入端，EN是控制端，F是输出端。2.3.1三态门2026/9/181662.3.1三态门1.三态门工作原理当控制端为高电平时，NMOS管VT1和PMOS管VT4均截止，电路输出端F呈现高阻态；当控制端为低电平时，VT1和VT4管同时导通，VT2和VT3管构成的CMOS反相器正常工作。CMOS三态门2.3.1三态门2.三态门的用途：①在总线传输中的应用②实现数据双向传输2026/9/181682.3.2CMOS传输门CMOS传输门(也称模拟开关)是逻辑电路的一种基本单元电路，其功能是一种传输信号可控开关电路。2.3.2CMOS传输门CMOS传输门是逻辑电路的一种基本单元电路，其功能是一种传输信号可控开关电路。CMOS传输门电路如图2-21所示。传输门的输入端和输出端也可以互换。传输门的导通电阻约几百欧姆---开关接通；其截止电阻可大于109欧姆---开关断开。接近于理想开关。工作条件:

设TN和TP的|VT|=3V，vI：0V～10V。2.3.2CMOS传输门CMOS传输门是逻辑电路的一种基本单元电路，其功能是一种传输信号可控开关电路。CMOS传输门电路如图2-21所示。(C=10V，C

=0V或C=0V，C

=10V)。2.3.2CMOS传输门工作原理：若C=0V，C

=10V时，VTN和VTP同时截止，故传输门截止，则输入和输出之间呈现高阻态（109Ω以上），相当于开关断开；2.3.2CMOS传输门若C=10V，C

=0V且vI在0～7V之间变化时，VTN管导通；工作原理：而vI在3～10V之间变化时，VTP管导通；故vI在3～7V之间变化时，VTN、VTP管均导通。输入和输出之间呈现低阻状态（1Ω-2kΩ），相当于开关接通。2.3.2CMOS传输门结论：CMOS传输门的导通和截止取决于控制端所加的电平。C=1，C

=0时，传输门导通；C=0，C

=1时，传输门截止。2.3.3漏极开路门（OD门）线与：把几个逻辑门的输出端直接连在一起实现逻辑与。CMOS与非门直接线与出现的问题：有可能破坏逻辑关系，而且还会把门中的导通管烧坏。2.3.3漏极开路门（OD门）1.OD门的结构及其工作原理

电路结构：把CMOS与非门电路的输出缓冲器改为漏极开路输出，称为漏极开路（OpenDrain）门电路，简称OD门。使用时必须在VTN漏极外加合适负载电阻RL和正电源VDD。RL称为上拉电阻。2.3.3漏极开路门(OD门)2.漏极负载电阻RL的选择当OD门线与输出为高电平时若m个OD与非门的输出都为高电平直接并联，则线与结果为高电平，如图所示。为保证并联输出高电平不低于规定的VOHmin值，则要求RL取值不能太大，才能保证VDD-IRLRL≥VOHmin。IRL=mIOH+nIIHVDD-(mIOH+nIIH)RL≥VOHmin

RL最大值RLmax为：VDD-IRLRL≥VOHmin2.3.3漏极开路门(OD门)当OD门线与输出为低电平时，从最不利情况考虑，设只有一个OD门处于导通状态，而其它的OD门均截止，如图所示。RL不能太小，应保证线与输出低电平仍能低于规定的VOLmax值，即VDD-IRLRL≤VOLmax。VDD-IRLRL≤VOLmaxVDD-(IOL-nIIL)RL≤VOLmaxRL最小值RLmin为：RLmin＜RL＜RLmax

2.3.3漏极开路门(OD门)【例2-1】图中,74HC03中的3个漏极开路与非门G1、G2、G3构成线与连接，驱动74HC04中的反相器G4、74HC00中的与非门G5和74HC02中的或非门G6。已知VDD=5V时，驱动门输出高电平VOH≥4.4V时，输出电流IOH≤5μA，输出低电平VOL≤0.33V时，输出电流IOL≤5mA；负载门的输入电流IIL=IIH≤1.0μA。试计算上拉电阻RL的选择范围。2.3.3漏极开路门(OD门)解：当线与的OD门输出低电平时VOLmax=0.33V，IOL≤5mA，IIL≤1.0μA当OD门输出高电平时VOHmin=4.4V，IOH≤5μA，IIH≤1.0μA则电阻RL的选择范围为：0.93kΩ≤RL≤30kΩ2.3.3漏极开路门(OD门)3.OC门的应用：①实现与或非逻辑(线与)②实现电平转移③用作驱动器

2026/9/181812.3.4低电压CMOS门电路随着IC工业的发展，MOS管的栅极与源极、栅极与漏极之间的绝缘氧化层变得更薄，不能隔离高达5V的电压差；同时要减小动态功耗使得CMOS门向低电源电压方向发展。因此，选择3.3V±0.3V、2.5V±0.2V、1.8V±0.15V作为低电压CMOS门电路的标准逻辑电源电压。2026/9/181822.3.5CMOS系列门电路主要性能参数最早投放到市场的CMOS集成电路是4000系列，4000系列中的器件有非常低的功耗，并有较宽的工作电压范围(3~15V)，但传输延迟时间很长，带负载能力较弱。不具有与TTL系列的管脚兼容性（当两种IC管脚结构相同时，则这两个IC管脚兼容）和电气兼容性（当两种IC能相互连接而不需要采取任何特殊措施来保证正常工作时，这两种IC是电气兼容的）。2026/9/181832.3.5CMOS系列门电路主要性能参数74C系列与相同编号的TTL器件是管脚兼容和逻辑功能等效的。74HC/HCT系列是高速CMOS与74LS器件相比，它的开关速度提高了10倍。比74C系列具有更高的输出电流。74HC/HCT与相同编号的TTL器件是管脚兼容和逻辑功能等效的。74HCT器件与TTL器件具有电气兼容性。2026/9/181842.3.5CMOS系列门电路主要性能参数74AC/ACT(AdvancedCMOSLogic,亦称ACL)系列是先进CMOS逻辑系列,它与各种TTL系列是逻辑功能等效的。74AC和74ACT芯片管脚布局具有抗噪性能，使器件的输入对芯片其他管脚上信号变化不敏感。74AC器件与TTL不具有电气兼容性，74ACT能直接与TTL相连接2026/9/181852.3.5CMOS系列门电路主要性能参数74AHC/AHCT系列是改进的高速CMOS系列它的器件速度比HC系列的快3倍；带负载能力也提高了近一倍；可以直接用来替换HC系列器件。74AHC/AHCT系列是目前比较受欢迎的、应用最广的CMOS器件。2026/9/181862.3.5CMOS系列门电路主要性能参数测试条件：4000系列为VDD=5V，∣IOmax∣=1μA；74HC/HCT系列为VDD=4.5V，∣IOmax∣=4mA；74AHC/AHCT系列为VDD=4.5V，∣IOmax∣=8mA；74LVC/ALVC系列为VDD=3.3V，∣IOmax∣=100μA。温度为+25ºC。2026/9/181872.4.1三极管的开关特性在数字电路中，三极管经常工作在截止状态（相当于开关断开）和饱和状态（相当于开关闭合），并且经常在这两个状态之间进行快速转换---称为三极管工作在开关状态。2.4TTL门电路2026/9/181882.4.1三极管的开关特性1.截止、饱和的条件截止：VBE

＜0V(0.5V)饱和：IB＞IBS临界饱和：VCE=VBE此时：一般VCES=0.1～0.3V2026/9/181892.4.1三极管的开关特性2.三极管的开关时间0.9ICS0.1ICS延迟时间td上升时间tr开启时间ton=td+tr存储时间ts下降时间tf关闭时间toff=ts+tf一般地toff＞ton，ts＞tf并且开关时间为纳秒数量极2026/9/181902.4.2TTL逻辑门电路2.2.1TTL与非门的工作原理⑴TTL与非门的典型电路TTL与非门的典型电路如图2-6所示，它分成输入级、中间级和输出级三个部分。输入级中间级输出级2026/9/181911.TTL与非门的典型电路输入级由多发射极晶体管T1和电阻R1组成，通过T1的各个发射极实现与逻辑功能。2026/9/181921.TTL与非门的典型电路中间级由T2、R2、R3组成。其主要作用是从T2管的集电极c2和发射极e2同时输出两个相位相反的信号，分别驱动T3和T5