大学计算机组成原理《中央处理器》案例教学课件

课程课件大学计算机组成原理·中央处理器案例教学课件功能·周期·通路·控制课程计算机组成原理课程导览01CPU功能与组成认识中央处理器，掌握四大功能与核心部件02指令周期剖析取指执行循环，理解木桶效应03数据通路掌握数据流动路径与设计方法04控制单元对比硬布线与微程序控制器05案例与实验教学创新与实践路径01CPU功能与组成认识计算机的大脑从功能到组成，揭开CPU的面纱CPU是计算机的大脑中央处理器（CPU）是计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元CPU的核心特性大脑类比犹如人类的大脑，负责协调系统内各部件工作，直接决定计算机的运算速度和处理能力。集成电路复杂度超大规模集成电路，集成数以亿计的晶体管，是当今工艺最复杂的工业产品之一。应用场景广泛存在于个人电脑、智能手机、服务器、嵌入式设备之中。CPU承担四项核心功能四项功能恒定不变，是理解CPU一切设计的起点指令控制核心功能一控制程序的执行顺序，保证机器按顺序执行程序操作控制核心功能二产生各种操作信号，控制部件按指令要求动作时间控制核心功能三对各种操作实施时间上的控制，确保有条不紊自动工作数据加工核心功能四对数据进行算术和逻辑运算，是CPU的

根本任务CPU由三大部分组成运算器2项执行算术运算和逻辑运算CPU的核心计算部件，负责完成各类数据加工处理。含算数逻辑单元

ALU、累加器、寄存器由ALU完成算术与逻辑运算，累加器与寄存器暂存操作数及中间结果。运算控制器2项指挥各部件协同工作统一调度运算器、存储器与输入输出设备，保证指令按序执行。含指令寄存器、程序计数器、地址寄存器指令寄存器存放当前指令，程序计数器决定下条指令地址。控制寄存器2项CPU内部高速存储器位于CPU内部，存取速度远高于内存，容量相对有限。暂存指令和数据，加快访问速度将常用指令与操作数暂存其中，减少对内存的频繁访问。存储六大关键寄存器各司其职六大寄存器分工协作，构成CPU内部数据流转的骨架。寄存器全称主要功能PC程序计数器存放下一条指令地址AR地址寄存器存放当前访问的内存地址DR数据缓冲寄存器暂存从内存读出的数据IR指令寄存器存放当前执行的指令AC累加寄存器暂存运算结果PSW程序状态字存放进位、溢出、零值等状态CPU从真空管走向多核CPU技术演进，建立历史纵深感第一代·电子管真空管时代体积庞大、功耗高、寿命短，运算速度有限第二代·半导体晶体管时代体积缩小、功耗降低、可靠性提高第三代·集成化集成电路时代性能飞跃，开始应用于商业和个人领域第四代·并行化多核时代采用多核架构，并行处理能力大幅提升CPU按复杂度分为五类“冯·诺依曼体系结构是计算机设计的基石”—CPU类型划分的出发点“本课程重点掌握现代简单CPU的设计方法”—学习主线基础第1类冯诺依曼型CPU仅含运算器、控制器，最基本组成。入门第2类现代简单CPU运算器、控制器+寄存器，本课教学重点。进阶第3类现代较复杂CPU增加通用寄存器堆、Cache、流水线。复杂第4类现代复杂CPU寄存器堆、多级Cache、多条流水线。多核第5类双核多核CPU集成多个运算核心。02指令周期CPU永不停歇的心跳取指执行循环中的时间奥秘指令周期是取指执行循环CPU从内存取出并执行一条指令所需的全部时间，称为

指令周期三级层级结构指令周期最外层机器周期中间层时钟周期又称节拍核心规律每个指令周期内机器周期数可不等，每个机器周期内节拍数也可不等CPU周而复始执行指令周期，直至遇到停机指令才终止取指周期固定四步1PC提供下一条指令地址，送入地址寄存器

MAR2内存按地址找到对应单元，取出指令代码3IR指令顺着数据总线送入指令寄存器

IR4PC自动加一，为下一轮循环做准备“取指四步是所有指令的共同起点，完全一致”取指周期数据流路径清晰数据流路径控制控制过程整个取指过程由控制单元CU统一控制读命令经控制总线送达各部件CU统一指挥操作关键操作PC加一

由CU控制保证能取出下一条指令自动递增区分核心区分取指：指令送至IR间址：地址取自存储器指令≠地址路径取指数据流PC→MAR→地址总线→存储器→数据总线→MDR→IR7步链路典型指令的周期构成各异以三类典型指令对比周期构成差异，建立复杂度认知NOP空操作周期构成仅取指周期执行阶段不发出控制信号典型用途延时或指令对齐单周期CLA清零周期构成取指+执行两个CPU周期控制操作操作控制器向ALU发送清零信号双周期ADD加法周期构成取指周期+执行周期周期比例取指与执行时间基本相等时间分布主要时间集中在访存访存密集指令复杂度决定周期长度五类典型指令周期数对比说明NOP、CLA、ADD仅需

2

个周期；LDA取数需

3

个周期；MUL乘法最多，需

4

个周期指令越复杂，所需机器周期越多，执行时间越长操作复杂度直接决定控制器所需的状态转换次数：简单操作（如空操作、清零）仅需

2

个周期，而涉及取数的

LDA

需

3

个周期、乘法

MUL

需

4

个周期。操作越复杂→周期越多周期越多→执行越长木桶效应催生流水线演进指令周期的差异，正是CPU性能优化的起点把长短不一的指令严丝合缝填满时间缝隙，正是CPU性能优化的核心思路问题现象简单指令几个时钟周期即可完成，访存或乘除法指令周期被显著拉长。核心矛盾若强令所有指令用同样时间，将迁就最慢指令，使快指令大量浪费时间。现代方案引入流水线、乱序执行技术，将长短不一的指令严丝合缝填满时间缝隙。03数据通路处理器的肌肉数据在部件间流动的高速公路数据通路是数据流动路径数据在计算机内部流动的路径，是处理器的肌肉，控制单元则是大脑用火车系统理解数据通路站点、铁轨与单轨约束，构成数据在计算机内流动的生动类比。时钟同步：数据传输通常在一个时钟周期内完成，时钟信号是同步关键站点类比存储器或功能部件铁轨类比总线或逻辑部件单轨约束同一时刻铁轨上只允许一辆火车运行，避免数据冲突数据传输通常在一个时钟周期内完成，时钟信号是同步关键数据通路五大组成部件寄存器REGISTER暂存指令、操作数与运算结果运算单元ALU执行加减乘除、逻辑运算等操作数据选择器MUX根据控制信号选择不同数据源或目的地数据存储器RAM/ROMRAM与ROM，存储程序指令与数据控制逻辑CONTROL根据指令产生控制信号，调度各部件操作数据通路设计从指令出发设计核心：设计数据通路及与之配合的控制信号1取指2PC调整3译码4取操作数5运算6结果写回译码环节：指令高六位操作码和低六位功能码送往控制器译码时钟控制：所有步骤按时钟节拍逐拍推进单周期CPU数据通路实现设计数据通路及与之配合的控制信号核心部件ALU·寄存器堆·指令计数器PC·多选器·加法器单周期通路关键路径延迟高，运行时长大于10纳秒指令集支持MIPS数据通路部件：指令存储器、数据存储器、寄存器堆、ALU、加法器不能直接使用开发板上的100MHz时钟作为运行时钟04控制单元指挥数据通路的神经中枢硬布线与微程序的路线之争两类控制器的路线之争对比项硬布线控制器微程序控制器实现方式组合逻辑门加触发器控制存储器加微指令运行速度快，电路延迟小较慢，需读取控存扩展性差，修改需重新布线好，灵活易扩展设计调试复杂，代价大相对简单硬布线控制器靠组合逻辑控制信号C是指令操作码、时序信号与状态条件的逻辑函数组合逻辑网络核心部件核心实现控制信号C=f(Im，Mi，Tk，Bj)

的组合逻辑函数，接收各来源信号并输出最终控制信号。指令寄存器保存当前指令从主存取出的指令暂存于此，供译码器取用其操作码字段。指令译码器解析操作码将指令操作码译成对应的控制信号，决定具体操作的执行。节拍发生器提供时序信号产生节拍信号Tk，为组合逻辑网络提供时间基准与同步节拍。微程序控制器靠控存操作码›微地址形成部件›微PC›控制存储器›微指令寄存器›微命令控制存储器存放微程序微指令寄存器暂存当前微指令微地址形成部件生成下一条微地址层级关系一条机器指令对应一个微程序一个微程序由若干微指令构成一条微指令含若干微命令特点速度相对较慢扩展性好，适合新增功能微指令三种编码方式对比三种微指令编码方式，呈现并行性、速度与成本的权衡直接编码4项并行性好可直接控制各微命令并行速度快无需额外译码环节微指令过长位数多，占用存储空间控存成本较高成本随位数增加字段直接编码4项互斥微命令放同字段同一时刻至多一个有效相容微命令放不同字段可同时执行无冲突可并行并行性得以保留指令缩短对比直接编码位数减少字段间接编码3项一个字段需另一字段解释依赖译码字段含义速度最慢需二次译码环节省位优势存储占用最省控制方式与微操作时序控制越简单则速度越慢，速度想快则控制逻辑更复杂同步控制统一节拍，控制简单异步控制按需应答，速度更快联合控制两者结合，灵活折中微操作时序三原则1顺序不可更改操作必须按序执行2对象不同可并行被控对象不同才可一个节拍完成，对象相同须在不同节拍完成3短操作可合并时间较短的操作可安排在同一节拍内完成微操作时序三原则，顺序不可更改为前提05案例与实验从图纸到芯片的跨越在动手实践中真正理解CPU传统教学存在三大断点静态的图，飞奔的指令，学生始终隔着一层黑盒从抽象概念到内部机制，再到动手验证，每个环节都隔着一层黑盒。抽象与具体脱节静态方框图难以与动态飞奔的指令建立联系观察视角缺失黑盒仿真软件让学生看不到内部数据如何流动互动反馈滞后无法让学生自己动手试错来验证想法学习停留在

记忆架构图、背诵流水线

阶段，难以建立系统理解关键路径由最慢阶段决定时钟周期必须满足最慢阶段需求，MEM访存阶段最为耗时，长达5纳秒五级流水阶段延迟对比（纳秒）三种处理器架构性能对比单周期2项CPI=1恒等于

1，是最大理论优势时钟周期受限由最慢指令（通常是lw）决定多周期2项拆分指令缩短时钟周期CPI升高随之

升高，吞吐率下降流水线2项理想吞吐率可达单周期的

五倍平均CPI努力趋近于

1，提升吞吐率可交互模拟器让CPU透明UNIT-00模型一个可交互的CPU模拟器分步可视化执行过程典型案例取指从地址0x00400000取出指令字0x012A4020译码add$t0,$t1,$t2执行指令字存入IR，PC自增4教学价值把抽象的执行过程分解为若干时钟周期逐步解说每一步发生了什么视角转变从上帝视角的编程者转为可慢放、暂停观察数据流的视角实验教学改革四条路径课程目标：设计符合

MIPS标准

的CPU，用

31条指令

覆盖大部分简单程序需求题现存问题用例testbench用例不完善性能学生开发机器运行缓慢效率应用开发效率低下评分无统一评分体系01案例一典型案例山东科技大学用

Logisim平台

实现支持

8条MIPS核心指令

的多周期处理器验证方式：运行

冒泡排序测试程序，自动统计指令数目与时钟周期数以