2026年微型计算机原理及应用试题及答案

2026年微型计算机原理及应用试题及答案一、单项选择题（本大题共15小题，每小题2分，共30分）下列关于8086CPU最小工作模式和最大工作模式的描述中，正确的是（）A.最小模式下需要外接8288总线控制器生成总线控制信号B.最大模式下适合多处理器系统，所有总线控制信号直接由CPU输出C.MN/MX引脚接高电平时，CPU工作在最小模式D.最大模式下MN/MX引脚接地，此时CPU不输出地址信号供协处理器使用某SRAM芯片容量为512K×8位，若采用地址线行列复用技术减少芯片引脚数，该芯片需要的地址线引脚总数为（）A.9B.10C.18D.198086CPU响应可屏蔽中断请求时，CPU内部自动完成的操作不包括下列哪一项（）A.清除中断允许标志IFB.将标志寄存器FLAGS内容压入堆栈保护C.将断点地址的段基址CS和偏移地址IP压入堆栈保护D.将中断服务程序入口地址压入堆栈下列关于8086汇编语言中OFFSET和PTR运算符的描述，正确的是（）A.OFFSET运算符用于获取变量的段基址，PTR用于修改存储器操作数的类型属性B.OFFSET返回变量或标号相对于所在段基址的偏移地址，PTR不会改变变量原有的类型属性C.PTR运算符只能作用于指针类型变量，不能用于普通存储器变量D.OFFSET运算符只能作用于代码段的标号，不能作用于数据段的变量独立编址方式下，I/O端口和存储单元的主要区别是（）A.地址空间相互独立，使用不同的读写控制信号区分访问对象B.地址空间统一编址，使用相同的读写控制信号区分访问对象C.I/O端口地址空间更大，需要更多根地址线进行译码D.CPU访问I/O端口的速度和访问存储单元完全一致8259A可编程中断控制器中，用来记录当前正在被CPU服务的中断的寄存器是（）A.中断请求寄存器IRRB.中断屏蔽寄存器IMRC.中断服务寄存器ISRD.初始化命令字寄存器ICW若8086CPU代码段寄存器CS内容为1000H，指令指针IP内容为2000H，则CPU当前取指令的物理地址为（）A.3000HB.12000HC.20000HD.10002HDMA方式进行I/O数据传输时，DMA控制器和CPU对系统总线的控制权关系是（）A.DMA控制器始终占用系统总线，整个传输过程CPU都不参与总线操作B.DMA获得总线控制权后完成批量数据传输，传输完成后将总线控制权归还CPUC.DMA和CPU分时控制总线，每个时钟周期交换一次总线控制权D.DMA仅控制I/O设备侧总线，不占用访问主存的系统总线8086汇编语言中段定义语句DATASEGMENT'DATA'中，引号包裹的’DATA’的含义是（）A.指定段的名称为DATAB.指定段的类别为DATAC.指定段的对齐方式为DATAD.指定段的组合类型为DATA异步串行通信中，若约定传输格式为1位起始位、8位数据位、无奇偶校验、1位停止位，通信波特率为9600bps，则每秒实际传输的有效数据字节数为（）A.960B.1067C.9600D.1200现代微机系统中引入高速缓冲存储器Cache的核心目的是（）A.扩大主存储器的总容量B.解决CPU运算速度和主存读写速度不匹配的问题C.提高主存储器存储数据的可靠性D.降低整个存储系统的单位存储成本8086CPU总线周期中，若采样到READY引脚为低电平，说明（）A.存储器或I/O设备已经准备好数据，可以完成本次传输B.CPU需要在T3和T4之间插入多个等待周期Tw，直到READY变为高电平后结束传输C.当前总线周期发生传输错误，需要CPU重启本次总线周期D.当前总线周期是读周期，不是写周期对于8086汇编指令MOVAX,[BX+SI+1000H]，源操作数的寻址方式是（）A.基址变址寻址B.相对基址变址寻址C.基址寻址D.直接寻址下列各类存储器中，断电后存储的信息会完全丢失的是（）A.FlashROMB.EEPROMC.SRAMD.机械硬盘8255A并行接口芯片中，若要将A口设置为方式1输出，C口高4位输出，B口设置为方式0输入，C口低4位输出，则对应的方式选择控制字为（）A.0A2HB.0B2HC.0A6HD.0B6H二、填空题（本大题共10空，每空1分，共10分）8086CPU内部由总线接口单元BIU和执行单元EU组成，其中BIU的指令队列长度为______字节，当指令队列空出______字节时，BIU会自动启动总线周期从存储器取指令填充队列。8086汇编语言中，段定义结束的伪指令是______，整个汇编程序结束的伪指令是______。I/O端口的编址方式分为______和______两种，x86系列CPU默认采用的是______编址方式。8253可编程定时器/计数器芯片内部共有______个独立的16位计数通道，每个通道支持______种不同的工作方式。若要将8086CPU标志寄存器中的中断允许标志IF置1，对应的汇编指令是______。三、简答题（本大题共5小题，每小题6分，共30分）简述8086CPU中总线接口单元BIU和执行单元EU的分工，说明并行流水线工作方式的优势。什么是中断向量？8086CPU系统中，中断向量表的存放位置和总容量是多少？简述程序查询方式进行I/O数据传送的工作流程，说明其主要优缺点。简述8253定时器/计数器中方式2（速率发生器）和方式3（方波发生器）的主要区别。简述静态RAM（SRAM）和动态RAM（DRAM）的主要区别，分别说明各自的典型适用场景。四、综合应用题（本大题共2小题，每小题15分，共30分）某8086微机系统需要扩展一个总容量为16K×16位的只读程序存储器，现有存储芯片为4K×8位的EPROM，CPU地址线为A19A0，数据线为D15D0，控制信号为存储器读信号ME某8086系统中，8253可编程定时器/计数器的端口地址为300H~303H，输入计数时钟CLK的频率为2.5MHz，要求：（1）通道0工作，输出100Hz的连续方波，写出通道0的初始化程序；（7分）（2）通道1对外部输入脉冲计数，要求计数到200个脉冲时输出一个上升沿触发的中断请求，写出通道1的初始化程序；（8分）要求写出完整的8086汇编程序片段，加上必要注释。—参考答案—一、单项选择题1.C解析：8086CPU通过MN/MX引脚决定工作模式，接高电平时为最小模式，适合单处理器系统，所有总线控制信号直接由CPU输出，不需要外接8288总线控制器；接低电平时为最大模式，适合多处理器系统，需要外接8288生成总线控制信号，CPU仍会输出地址信号供系统使用，因此选项C正确，ABD错误。2.C解析：512K×8位的SRAM需要19根地址线完成寻址，对应关系为，采用地址行列复用技术后，行地址和列地址分两次输入芯片，因此只需要9根行地址线加9根列地址线，总共18根地址引脚，因此选项C正确。3.D解析：8086响应可屏蔽中断时，CPU自动完成的操作包括：清除IF标志关闭新的可屏蔽中断，将FLAGS、CS、IP依次压入堆栈保护断点和现场，然后从中断向量表取出中断服务程序入口地址送入CS和IP，跳转进入中断服务程序，整个过程不会将入口地址压入堆栈，因此D选项符合题意。4.B解析：OFFSET运算符的作用是汇编阶段获取变量或标号的偏移地址，不是段基址，同时可以作用于变量和标号两类符号；PTR运算符的作用是临时修改当前指令中存储器操作数的类型属性，不会改变变量在数据定义时的原有类型属性，PTR可以用于任何合法的存储器操作数，没有类型限制，因此选项B正确，ACD错误。5.A解析：独立编址的核心特点是I/O端口和存储单元拥有相互独立的地址空间，CPU通过不同的读写控制信号区分是访问I/O端口还是存储器单元，独立编址下I/O端口不需要大地址空间，地址线数量更少，访问I/O端口的流程比存储器访问多一个指令周期，速度通常慢于存储器访问，因此选项A正确。6.C解析：IRR用来存放所有未被CPU服务的中断请求，IMR用来存放每个中断的屏蔽位，ISR用来标记当前正在被CPU服务的中断，ICW是写入8259A的初始化命令字，不属于状态寄存器，因此选项C正确。7.B解析：8086物理地址计算公式为：物理地址=段基址×16+偏移地址，代入数值计算得1000H×16+2000H=10000H+2000H=12000H，选项B正确。8.B解析：DMA传输的常规工作过程是：DMA控制器先向CPU申请总线控制权，CPU在当前总线周期结束后让出总线控制权，DMA获得控制权后控制总线完成批量数据传输，传输完成后DMA主动归还总线控制权给CPU，整个传输过程不需要CPU参与指令干预，但也不会一直占用总线，因此选项B正确。9.B解析：段定义语句的标准语法为：段名SEGMENT[对齐方式][组合类型][‘类别’]，因此SEGMENT前的DATA是段名，引号中的内容是段的类别，用于链接程序分类合并段，因此选项B正确。10.A解析：每传输一个字节的有效数据，异步通信需要额外发送1位起始位和1位停止位，总共传输10位二进制数据，因此每秒有效字节数为9600bps÷10位/字节=960字节，选项A正确。11.B解析：Cache引入的核心目的是利用程序运行的局部性原理，匹配CPU高速运算速度和主存较低的读写速度，提高系统整体运行性能，Cache是CPU和主存之间的缓冲，不改变主存的总容量，也不会提升存储可靠性，整体存储成本会略有上升，因此选项B正确。12.B解析：8086总线周期中，READY引脚由存储器或I/O设备驱动，低电平表示设备还未准备好数据，无法完成本次传输，CPU会在T3状态之后插入一个或多个等待周期Tw，直到READY被设备置为高电平后才进入T4状态结束本次传输，因此选项B正确。13.B解析：相对基址变址寻址的标准格式就是基址寄存器+变址寄存器+固定位移量，BX是8086中默认的基址寄存器，SI是默认的变址寄存器，1000H是16位位移量，因此该操作数属于相对基址变址寻址，选项B正确。14.C解析：SRAM是随机读写半导体存储器，属于易失性存储器，依靠电源维持存储的信息，断电后信息会完全丢失，ROM类存储器和机械硬盘都是非易失性存储器，断电后信息可以长期保存，因此选项C正确。15.A解析：8255A方式控制字最高位D7固定为1，A口方式1对应D6D5=01，A口输出对应D4=0，C口高4位输出对应D3=0，B口方式0对应D2=0，B口输入对应D1=1，C口低4位输出对应D0=0，因此控制字二进制为10100010B，转换为十六进制就是0A2H，选项A正确。二、填空题6；2解析：8086的指令队列为6字节设计，只要空出2个字节，BIU就会自动启动取指总线周期填充指令队列，8088CPU的指令队列为4字节。ENDS；END解析：段定义以SEGMENT伪指令开始，以ENDS伪指令结束，整个汇编程序以END伪指令标识结束，告知汇编程序停止汇编。独立编址；统一编址（两个空顺序可互换）；独立解析：I/O端口常见的编址方式分为独立编址和统一编址两种，x86系列CPU从8086开始就默认采用独立编址方式。3；6解析：8253芯片内部共有3个独立的16位计数通道，每个通道支持6种不同的工作方式，可满足定时、计数、波形生成等不同需求。STI解析：8086指令集中，STI指令的功能是将中断允许标志IF置1，开可屏蔽中断，CLI指令的功能是将IF清0，关可屏蔽中断。三、简答题答：BIU的核心功能：负责完成CPU内部和外部存储器、I/O设备之间的总线传输操作，具体包括：根据CS寄存器和IP寄存器的值计算取指的物理地址，从存储器取出指令后填充到内部指令队列，配合EU完成读写操作数的请求，计算操作数的物理地址，发出所有总线控制信号完成总线传输。（2分）EU的核心功能：负责指令的译码和执行，具体包括：从BIU的指令队列中取出待执行的指令，对指令操作码译码，执行指令完成规定的运算操作，保存运算结果和状态标志，若需要访问存储器则将操作数的偏移地址送给BIU，等待BIU完成传输。（2分）并行流水线工作方式的优势：BIU和EU可以独立并行工作，在EU执行当前指令的过程中，BIU可以提前取出后续指令填充到指令队列，大大减少了CPU等待取指令的空闲时间，提高了CPU的利用率和整个系统的运行速度，充分利用了系统总线的带宽资源。（2分）答：中断向量是指中断服务程序的入口地址，8086系统中每一个中断对应一个唯一的中断向量，每个中断向量占用4个字节的存储空间，其中高两个字节存放中断服务程序的段基址CS，低两个字节存放入口地址的偏移地址IP。（2分）8086系统中，中断向量表固定存放在内存地址00000H到003FFH的低地址区域，不需要重新设置位置。（2分）整个中断向量表总共可以存放256个中断向量，总容量为256×4B=1024B，也就是1KB。（2分）答：程序查询方式的工作流程：第一步，CPU首先读取I/O设备的状态端口，获取设备当前的状态，判断设备是否已经准备好接收输出数据或者发送输入数据；第二步，如果设备未准备好，CPU循环读取状态端口不断查询，直到设备发出准备好的信号；第三步，设备准备好后，CPU执行对应的输入或输出指令，完成一次数据传输，然后进入下一轮查询等待下一次传输。（2分）主要优点：硬件接口设计简单，只需要增加少量的状态端口和数据端口硬件就可以实现，不需要额外的控制器，程序逻辑简单可控，适合连接键盘、开关等慢速I/O设备。（2分）主要缺点：CPU大部分时间都处于循环等待查询的状态，CPU利用率极低，系统整体运行效率差，同一时间CPU只能处理一个I/O设备的传输请求，无法支持多个设备同时工作，不适合高速I/O设备的数据传输。（2分）答：方式2（速率发生器）和方式3（方波发生器）都可以自动重装计数初值，输出连续周期信号，二者主要区别有两点：第一，输出波形不同，方式2输出的是宽度为一个CLK时钟周期的负脉冲，输出周期等于计数初值乘以CLK时钟周期，通常用于产生定时中断请求信号；方式3输出的是占空比接近50%的方波信号，通常用于产生标准频率的时钟信号。（3分）第二，计数初值的处理方式不同，方式2对任意奇偶的计数初值都统一处理，计数到0输出一个脉冲后自动重装初值，不需要调整高低电平的持续时间；方式3会区分计数初值的奇偶，当计数初值为偶数时，高低电平各持续N/2个时钟周期，输出完全对称的方波；当计数初值为奇数时，高电平持续(N+1)/2个时钟周期，低电平持续(N-1)/2个时钟周期，输出近似对称的方波。（3分）答：静态RAM和动态RAM的主要区别有三点：第一，存储原理不同，SRAM依靠双稳态触发器的状态存储二进制信息，只要电源不断电，信息就不会自动丢失；DRAM依靠MOS电容存储电荷的多少存储信息，电容会自动漏电，每隔几十毫秒就需要刷新一次才能保持信息不丢失。第二，读写速度不同，SRAM不需要刷新操作，读写延迟小，速度比DRAM快很多；DRAM需要刷新操作，读写延迟更大，速度比SRAM慢。第三，集成度和成本不同，SRAM每个存储单元需要6个MOS晶体管，单元面积大，集成度低，单位存储容量的成本更高；DRAM每个存储单元只需要1个MOS晶体管和一个电容，单元面积小，集成度高，单位存储容量的成本更低。（3分）典型适用场景：SRAM速度快、不需要刷新，适合用作CPU内部或者主板上的高速缓冲存储器Cache，或者小容量的高速嵌入式存储区域；DRAM容量大、成本低，适合用作通用微机系统的主存储器，也就是运行程序和数据的主内存，满足大容量存储的需求。（3分）四、综合应用题（1）计算芯片数量：本次需要扩展的总容量为16K×16位，单片EPROM的容量为4K×8位，首先需要位扩展满足数据位宽度要求，2片4K×8位可以组成1组4K×16位的存储块，同一组内两片的地址线和控制线共用，一片连接高8位数据线D15D8，另一片连接低8位数据线D7D0；然后需要字扩展满足总容量要求，总容量16K×16位除以每组4K×16位，得到总共需要4组，因此总芯片数量为2×4=8片。（6分）（2）本次要求程序存储器的地址范围为F0000HF7FFFH，转换为二进制地址，地址总共有20位，其中高5位A19A15为11110，接下来A14、A13两位用于区分4个存储组，低13位A12~A0为片内地址，因为4K×16位对应8K字节，也就是，刚好对应低13位片内地址。采用2-4译码器译码，译码器的使能条件为A19A18A17A16A15’，也就是高5位等于11110，译码器输入接A14和A13，四个片选信号的逻辑表达式为：，，，，