CN119493614A Fpga升级系统和fpga升级方法 （深圳市鼎阳科技股份有限公司）

道兴东社区68区安通达工业厂区5栋本申请提供一种FPGA升级系统和FPGA升级给FPGA芯片，FPGA芯片在接收到复位清空信号2所述FPGA芯片至少具有第一接口和第二接口；所述第一接口用于连接所述配置芯片；所述触发控制模块用于响应于一外部输入的触发信号，产生复位清空所述FPGA芯片在接收到所述复位清空信号后，控制清空其当前配置程序所述PCIe接口用于连接所述FPGA芯片与用于下发升级指令和待升级的配置程序的上所述自加载模块连接在所述第一接口和第三接口之间，所述所述用户控制模块用于响应于所述上位机发送的升级指令，输出触所述配置芯片还用于根据所述擦除指令擦除存储的当前配置程序，所述复位逻辑电路用于获取所述触发信号，经根据触发信号和一参考电平的比较结所述自加载模块响应于所述重新加载信号，驱动所述第一接口连通，以使模块通过所述第一接口重新加载FPGA的配所述第三电阻的第一端与所述复位逻辑电路的输入端连接；所述第四电3所述第三电阻的第一端与所述复位逻辑电路的输入端连接；所述第四电门的第二输入端与所述参考电平连接；所述反相器的第一端与所述逻辑与门的输出端连8.根据权利要求6或7所述的FPGA升级系统，其特征在所述第十一电阻的第一端与所述外部输入电源连接；所述第二比较器的4所述第三电阻的第一端与所述复位逻辑电路的输入端连接；所述第四电所述第十一电阻的第一端与所述外部输入电源连接；所述第二比较器的10.根据权利要求3所述的FPGA升级系统，其特征在于，所述复位逻辑电路为型号为ADIMAX70系列的控制芯片、TITPS3820系列的控制芯片或者STM32系列的单片机中的任11.一种FPGA升级方法，应用于如权利要求1_10任一所述的FPGA升级系统；其特征在控制所述配置芯片根据所述擦除指令擦除当前配置程序，根5响应于所述单擦除指令，控制自加载模块根据所述触发控制模块输出的复位清空信6[0002]FPGA(Field_Pr实际中，也可以根据用户需求灵活地对其编程以实现用户功能，如协助中央处理器[0003]对于主/从机接口简洁的场景下，如PCIE(peripheralcomponentinterconnect(MicroTelecommunicationsComputingArchitecture)标准接口外设模块，通常采用模块的AXI接口(AdvancedextensibleInterface)驱动固件的配置芯片接口的逻辑单7所述PCIe接口用于连接所述FPGA芯片与用于下发升级指令和待升级的配置程序控制模块通过所述第一接口重新加载FPGA8的第一端与所述第六电阻的第二端连接，所述第十电阻的第二端与所述预设电压端连接；的第一端与所述第六电阻的第二端连接，所述第十电阻的第二端与所述预设电压端连接；端与所述第十一电阻的第二端连接，所述第二比较器的反相输入端与所述参考电平连接，9述逻辑或门的第二输入端连接；所述第十二电阻的第一端与所述第十一电阻的第二端连[0016]一些实施例中，所述复位逻辑电路为型号为ADIMAX70系列的控制芯片、TITPS3820系列的控制芯片或者STM32系列的单应于外部输入的触发信号，产生复位清空信号，并通过第二接口将复位清空信号传输给根据说明书中的描述以及本领域的一般技术知识即可完[0036]下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述1101用于连接FPGA芯片110和配置芯片120，第二接口1102用于连接FPGA芯片110和触发控[0039]配置芯片120是存储和提供FPGA配置程序的芯片，这些配置程序定义了FPGA内部[0041]本实施例主要用于解决FPGA在被动配置模式下，依赖于FPGA向配置芯片120发送用于响应于一外部输入的触发信号，产生复位清空信号，并通过FPGA芯片110的第二接口件到FLASH；当收到上位机的在线更新命令时，FPGA控制IO管脚输出下拉脉冲信号，执行擦除FLASH、根据读写命令烧写配置文件到FLASH；当收到上位机的在线更新命令时，[0045]控制触发配置芯片120的复位清空信号的展宽宽度可控在FPGA升级过程中带来了[0046]综上所述，本实施例提供的FPGA升级系统通过触发控制模块130响应于外部输入的触发信号，产生复位清空信号，并通过第二接口1102将复位清空信号传输给FPGA芯片[0048]本实施例中，PCIe接口1103用于连接FPGA芯片110与用于向下发升级指令和待升要对FPGA芯片110进行升级更新时，主机将通过PCIe接口1103下发升级指令和待升级的配通过一个接口(如SPI接口或者自定义的其他接口接口1107用于连接触发控制模块130和自加载模块1106，自加载模块1106响应于触发控制要用于控制寄存器访问和低吞吐量数据传输。AXILite常用于处理器对外设的配置寄存器[0055]配置芯片120还用于根据擦除指令擦除存储的当前配置程序，根据读写指令写入块130输出的展宽宽度可控的复位清空信号，能够确保FPGA稳定、可靠地清空当前配置程此不对本申请提供的FPGA升级系统的其他结构进[0057]下面就触发控制模块130根据触发信号输出展宽宽度可控的复位清空信号进行阐[0061]若复位清空信号的有效电平为低电平，则在检测FPGA芯片110输出的触发信号为低电平时，将触发复位逻辑电路产生展宽宽度大于等于预设阈值的低有效脉冲，以保证阻R6的第一端与第二开关管Q2的第一端连接；第七电阻R7的第一端与外部输入电源连接；电容C1的第二端与第十电阻R10的第二端连接；逻辑与门Z3的第一输入端与第一比较器Z1九电阻R9和第十电阻R10分压决定；当FPGA芯片110的第二接口1102输出的触发信号为低分压电阻，一些实施例中，分压电阻默认分压比满足：第一比较器Z1的同相输入端电压vzr大于其反相输入端电压Vz1_，即vzux>v1-。VZ_=R8/(R7+R8)XVCCR10/(R9+R10)>R8/(R7+R8)vt兰VZ2_=R8/(R7+R8)XVCCV1=VZZS=R10/(R9+R10)XVCC由此可以进一步确定充电电容C1充电时间t，即第一比较器Z1输出信号的低电平器Z2的输出端与逻辑与门Z3的第二输入端连接；第十二电阻的第一端与第十一电阻R11的使得控制模块通过第一接口1101重新加载FPG九电阻R9的第一端与外部输入端连接，第九电阻R9的第二端与第六电阻R6的第二端连接；接；充电电容C1的第一端与第十电阻R10的第一端连接，充电电容C1的第二端与第十电阻MAX708系列芯片、TI的TPS3820/TPS3823/TPS3824/TPS3825/TPS3828系列芯片。再例检测，并延时展宽后通过另一IO管脚输出的功能，同时单片机集成的ADC进行欠压检测功[0098]图9为本申请一种实施例提供的FPGA升级方法的流程图。本实施例的FPGA升级方