数电实验电子课件

1、数字电子技术实验室 欢迎你们！,实验指导教师：蔡灏,实验课要求： 1. 课前预习实验内容，根据实验项目要求，设 计出真值表、表达式、电路图，选择集成电路芯 片和型号并写出预习报告。 2. 写好实验报告。报告须按报告纸中的要求填 写，实验报告纸必须是长沙理工大学电气与信息 工程学院的报告纸。下次实验交本次实验的实验 报告。 3. 爱护实验设备，严禁在计算机上插入U盘，以 防病毒感染。,4. 课程考核方法及成绩评定 实验考核内容：电路设计、元器件选择、实验操作、参数测量、故障处理能力和实验报告。 考核成绩：平时实验成绩60%（平时操作+实验报告）期末实验考试：40%,TTL集成逻辑门的逻辑功能与参

2、数,实验目的 实验原理 实验仪器 实验内容与步骤 实验报告要求 思考题,一. 实验目的,1. 了解TTL集成门电路各参数的意义，加对逻辑门功能的认识。 2. 掌握TTL集成门电路的逻辑功能和参数测试方法。 3. 根据测试结果会判断器件的性能好坏。,二. 实验原理,1. 在数字电路设计中使用最多是与、或、非、异或、同或等基本的集成门电路，其性能指标在制造过程中就已确定，无法对其参数进行调整。因此，为保证设计电路能满足要求，以及稳定可靠地工作，在使用逻辑门前应对其功能与参数进行测试。 2. TTL集成与非门是数字电路中广泛使用的一种基本逻辑门，本实验采用双4输入与非门74LS20芯片进行测试，该芯

3、片外形为DIP双列直插式结构。在一块集成块内包含有两个互相独立的与非门。,3. 常用芯片介绍 TTL芯片： 74LS系列 如74LS20、74LSXX等。 特点：电源电压+5V，速度较快，功耗稍大。 CMOS芯片：4000系列，如4011、40XX等。 特点：电源电压+330V，功耗小。,图1 74LS20芯片原理电路、逻辑符号和封装引脚图,4. 74LS20内部结构及引脚分配,三. 实验仪器,1. 智能数字电路实验台 1套 2. 万用表 1个 3. 74LS20二四输入与非门芯片 1片,图2 TTL与非门的电压传输特性,图3 电压传输特性曲线测试接线图,四. 实验内容与步骤,按图3所示电路接

4、线，按表1要求调整电位器得到对应的输入电压UI,并测量UO ，将测量结果填入表1 。,1. 电压传输特性的测试,表1 电压传输特性测试表,图4 参数特性测试图,分别按图4所示电路接线，并将测量结果填入表2 。,2. 主要参数测试,表2 参数测试表,五. 实验报告要求,1. 画出实验电路，整理实验数据； 2. 将实验结果与理论分析进行比较，并分析误差产生的原因。 3. 实验报告封面上所有信息必须填写完 整，并且必须对实验数据进行分析。,六. 思考题,1. 为什么TTL与非门的输入端悬空相当于高电平？实际电路中TTL与非门的输入端能否悬空？为什么？ 2. 测量扇出系数N0的原理是什么？为什么一个门

5、的扇出系数由输出端为低电平时的灌电流与输入短路电流来决定？,七. 实验设备介绍,一实验目的 二实验原理 三实验仪器与器件 四. 设计内容与步骤 五实验报告要求 六. 思考题,组合逻辑电路的设计,一、实验目的,1. 掌握组合逻辑电路的设计与测试方法。,2. 设计半加器、优先电路、奇偶校验器、比较电路、二四译码器，并验证其逻辑功能。,二、实验原理,1. 组合逻辑电路设计流程:,2. 根据最简逻辑表达式，参考附录资料确定芯片型号，得出接线图，最后进行连线，验证设计电路的正确性。,3. 组合逻辑电路设计举例,例: 设计一个半加器。 A、B分别为加数和被加数， C 为进位位， S为和。,(1) 根据实际

6、问题得真值表如下：,(2) 根据真值表进行卡诺图化简，得最简逻辑式。,(3) 根据最简逻辑式查找芯片型号，并进行连线。,芯片型号： 四二输入与门： 74LS86 四二输入异或门：74LS08,半加器逻辑电路图,半加器接线图,三. 实验仪器,1. 智能数字电路实验台 2. 万用表 3. 74LS20二四输入与非门芯片,四. 实验内容与步骤,1. 设计一个优先电路，有A、B、C三个输入端，同一时间内只能有一个输入信号有效，其优先顺序是：A最高、B次之、C最低。,(1) 确定输入、输出个数，例出真值表,(2)由真值表得逻辑表达式,(3)选芯片 74LS04 六反相器 或74LS00四二输入与非门 7

7、4LS08 四二输入与门,（4）优先电路逻辑电路图,2. 设计一个4输入奇偶校验器，当输入为奇数个1时，输出为1，否则为0。,（1）用异或门分析该线路，写出逻辑表达式,（2）根据逻辑表达式，用一片74LS86 设计出逻辑电路图,（3）奇偶校验器真值表,4. 设计一个二四译码电路，要求用与门、非门组成。,（1）根据二四译码电路特点，确定输入、输出个数，例出真值表,(2) 逻辑表达式及逻辑电路图,5. 设计一个数值比较电路，它有A、B两个二进制输入，如AB, Y1=1; AB,Y2=1; A=B,Y3=1,（1） 确定输入、输出个数，例出真值表,(2) 逻辑表达式 和逻辑电路图,6. 设计一个水塔

8、水量控制系统电路，有3台水泵A、B、C，水塔水量控制分水满Y4，欠满Y3，少水Y2和无水Y1四级，控制过程为：无水开泵A、B、C，少水开泵A、B，欠满开泵A，水满三台泵均停。,(1) 根据题意，确定输入、输出个数，例出真值表,（2）逻辑表达式和逻辑电路图,五、实验报告要求,3.实验报告封面上所有信息必须填写完 整，并且必须对实验数据进行分析。,2.将实际测试结果填入相应的表格中；,1.写出设计过程，画出实验电路，整理实 验数据；,六、思考题,2. 如果逻辑表达式和接线都正常，而输出与期望值不同，如何分析故障?,1. 在组合逻辑电路设计中,真值表有什么作用?,触发器及其应用,实验目的 实验原理

9、实验仪器 实验内容与步骤 实验报告要求 思考题,一. 实验目的,1. 掌握D触发器和JK触发器的逻辑功 能及触发方式。 2. 熟悉现态和次态的概念及两种触发器的次态方程。,二. 实验原理,1. 触发器是具有记忆功能的二进制信息存储器件，它有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态（现态）翻转到另一个稳定状态（次态）。 2. 按触发器的逻辑功能来分，触发器可分为RS触发器、JK触发器、D触发器、T触发器和T触发器，各种触发器间逻辑功能可以相互转换。,3. 74LS74双D触发器在CP脉冲上升沿触发翻转。此时触发器的状态只取决于时钟到来前D端的状态，

10、状态方程为：,4. 74LS112双JK触发器在CP脉冲下降沿触发翻转，触发器的状态取决于时钟到来前J、K端 以及其初态的状态 ，状态方程为：,三. 实验仪器,1. 智能数字电路实验台 1套 2. 万用表 1个 3. 74LS74芯片 1片 4. 74LS112芯片 1片,四. 实验内容与步骤,图1 D触发器示意图,图2 JK触发器示意图,利用开关按表1改变 、 的逻辑状态（D、CP状态随意），借助指示灯或万用表观测相应的 、 状态，并将结果记入表1中。,1. 74LS74触发器逻辑功能测试,表1 74LS74触发器 、 功能测试表,从CP端输入单个脉冲,按表2改变开关状态。将测试结果记入表2

11、中。,2. 74LS74触发器D与CP端功能测试,表2 74LS74功能测试表,利用开关按表3改变 、 的逻辑状态（J、K、CP状态随意），借助指示灯或万用表观测相应的 、 状态，并将结果记入表3中。,3. 74LS112触发器逻辑功能测试,表3 74LS112触发器 、 功能测试表,从CP端输入单个脉冲,按表4改变开关状态。将测试结果记入表4中。,4. 74LS112触发器J、K与CP端功能测试,表4 74LS112功能测试表,五. 实验报告要求,1. 画出实验电路，整理实验数据； 2. 将实验结果与理论分析进行比较，并进行数值分析。 3. 实验报告封面上所有信息必须填写完 整。,六. 思考

12、题,1. 列表整理各类触发器的逻辑功能。 2. 总结实验结果，说明触发器的触发方式。,计数器及其应用,实验目的 实验原理 实验仪器 实验内容与步骤 实验报告要求 思考题,一. 实验目的,1. 掌握用触发器和门电路设计计数器的方法。 2. 掌握异步计数器的工作原理及输出波形。 3. 熟悉中规模集成电路计数器的逻辑功能，使用方法及应用。,二. 实验原理,1.对于异步加法计数器，当低位由10跳变 时，低位向高位有进位，此时要求高位翻转；低位没有向高位有进位，则高位保持不变。 2.对于异步减法计数器，当低位由01跳变时，低位向高位有借位，此时要求高位翻转；若低位没有向高位有借位，则高位保持不变。 3.

13、 对于异步加、减法计数器，首先要确定其工作原 理，然后根据芯片的特性来确定最终的逻辑电路。,三. 实验仪器,1. 智能数字电路实验台 1套 2. 万用表 1个 3. 74LS74芯片 2片 4. 74LS112芯片 2片,四. 实验内容与步骤,图1 由JK触发器构成的四位异步二进制加法计数器示意图,按图1所示电路接线，由CP端输入单脉冲，观察Q0、Q1、Q2、Q3的显示结果，记入表1中。,1. 异步二进制加法计数,表1 异步二进制加法计数表,图2 由JK触发器构成的四位异步二进制减法计数器示意图,按图2所示电路接线，由CP端输入单脉冲，观察Q0、Q1、Q2、Q3的显示结果，记入表2中。,2.

14、异步二进制减法计数,表2 异步二进制减法计数表,图3 由D触发器构成的四位异步二进制加法计数器示意图,3. 图3为由D触发器构成的4位异步二进制加法计数器，试用74LS74双触发器设计一个4位异步二进制减法计数器。 4. 试用74LS74双D触发器芯片设计一个模7计数器。,五. 实验报告要求,1. 给出设计原理、设计过程。 2. 画出实验电路，整理实验数据； 3. 实验报告封面上所有信息必须填写完 整，并且必须对实验数据进行分析。,六. 思考题,1. 如果改用触发器，如何实现异步二进制加、减法 ？ 2. 如果实现一个7进制异步计数器，如何改进电路？,移位寄存器及其应用,实验目的 实验原理 实验

15、仪器 设计内容与步骤 实验报告要求 思考题,一. 实验目的,1. 掌握用触发器和逻辑门设计移位寄存器的方法。 2. 掌握中规模4位双向移位寄存器逻辑功能及使用方法。 3. 熟悉移位寄存器的应用实现数据的串行、并行转换和构成环行计数器。,二. 实验原理,1. 移位寄存器是一个具有移位功能的寄存器，能在脉冲的作用下根据左、右移的控制信号依次左移或右移。 2. 移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出四种形式。,3. 双向移位寄存器74LS194A管脚排列及功能表：,其中， D3、D2、D1、D0 为并行数据输入端； Q3、Q2、Q1、Q0为并行输出端；CP为时钟脉冲输入

16、端； SL、 SR分别为左移、右移串行输入端。,图1 74LS194管脚排列图,三. 实验仪器,1. 智能数字电路实验台 1套 2. 万用表 1个 3. 74LS194四位双向移位寄存器芯片 1片,四. 设计内容与步骤,1. 环行移位寄存器 （1）环行右移寄存器 设置S1S0=11，D3D2D1D0 1000，加单脉冲，得初始状态Q3Q2Q1Q0 1000；见图2。 设置S1S0=01，并将移位寄存器的Q0端接至右移串行输入端SR，加入单脉冲，观察输出状态Q3Q2Q1Q0的变化，填入表格1。见图3。,图2 置数（设置初始状态）,图3 寄存器右移,（2）环行左移寄存器 设置S1S0=11，置数D

17、3D2D1D0 1000，加单脉冲，得初始状态Q3Q2Q1Q0 1000； 设置S1S0=10，并将移位寄存器的Q3端接至左移串行输入端SL，加入单脉冲，观察输出状态Q3Q2Q1Q0的变化，填入表格1。,74LS194A的逻辑功能,（1）设置S1S0=10，依次在SL端加入0100信号，加入4个单脉冲后，观察输出状态Q3 Q2 Q1 Q0的变化。,2. 数据串/并行转换,（1）设置S1S0=11，D3D2D1D0 1000，加单脉冲，得初始状态Q3Q2Q1Q0 1000； （2）设置S1S0=10，依次加入单脉冲，观察输出状态Q3的变化。,3. 数据并/串行转换,六. 思考题,1. 使寄存器清

18、零，除采用输入低电平外，可否采用右移或左移的方法？可否采用并行送数法？若可行，如何进行操作？ 2. 如何用2片74LS194芯片构成8位的移位寄存器？,时基电路的波形产生与整形,实验目的 实验原理 实验仪器 实验内容与步骤 实验报告要求 思考题,一. 实验目的,1. 熟悉555定时器的工作原理及逻辑功能。 2. 学习555定时器的应用。,二. 实验原理,1. 555定时器是一种多用途的数字、模拟混合集成电路，具有定时精度高、工作速度快、可靠性好、电源电压范围宽（3-18V）、输出电流大（可高达200mA）等优点，可组成各种波形的脉冲振荡电路、定时电路、检测电路、电源交换电路等。 2. 555定

19、时器由比较器C1和C2、基本RS触发器和三极管T1组成。利用它能方便地接成施密特触发器,单稳态触发器和振荡器。,图1 内部结构原理和引脚排列图,3. 由555定时器组成的单稳态触发器 当触发脉冲未输入时，ui 为“1”，其值大于 , 比较器C2的输出为“1”。 若 0， 1，则晶体管T饱和导通，uc远低 于 ，故比较器C1的输出也为“1”，触发器状 态保持不变。 若 1， 0 ，则晶体管T截止，UCC通过R 对电容C充电，当uc 上升略高于 时，比较器 C1的输出为“0”，将触发器置“0”，翻转为 0。 可见，稳定状态时Q0，即输出电压uo 为“0”。 uo输出为矩形脉冲，其宽度,图2 由555定时器组成的单稳态触发器,4. 由555集成定时器组成的多谐振荡器 接通电源，UCC经电阻R1和R2对电容C充电， 当uc略高于 时，比较器C1输出为“0”，uo为 “0”。 此时 1，晶体管T导通，电容C通过R2 和T放电，uc下降。当uc下降略低于 时，比 较器C2的输出为“0”，将触发器置“1”，Uo又由“0” 变“1”。由于 0，晶体管T截止，UCC又经电阻 R1和R2对电容C充电。如此重复，uo为连续的矩 形波。,