模拟ic模块设计

1、模拟IC及其模块设计 浙大微电子学院微纳电子研究所,韩雁 2017 年5月,第三讲,内容,IC制造工艺及模拟IC工艺流程 模拟IC设计需要具备的条件 模拟IC设计受非理想因素的影响 带隙基准源的设计 运算放大器的设计 电压比较器的设计 压控振荡器的设计 过温保护电路的设计 欠压保护电路的设计,2020/7/1,浙大微电子,2/34,内容,IC制造工艺及模拟IC工艺流程 模拟IC设计需要具备的条件 模拟IC设计受非理想因素的影响 带隙基准源的设计 运算放大器的设计 电压比较器的设计 压控振荡器的设计 过温保护电路的设计 欠压保护电路的设计,2020/7/1,浙大微电子,3/34,1、IC制造工艺

2、及模拟IC工艺流程,IC制造工艺 数字IC电路（ CMOS工艺） 模拟IC电路（Bipolar工艺、CMOS工艺） 数模混合信号IC电路（ CMOS、BiCMOS工艺） 功率IC电路（ BCD工艺，SOI工艺） ASIC制造常用工艺（um） 标准CMOS工艺 (0.5, 0.35, 0.18, 0.13, 65nm),2020/7/1,浙大微电子,4/34,Bipolar / CMOS / DMOS / SOI 工艺,CMOS DMOS,SOI,Bipolar,2020/7/1,浙大微电子,5/34,1、IC制造的基本工艺流程,1、P阱 (或N阱) 2、有源区 (制作MOS晶体管的区域) 3、

3、N-场注入 ( 调整P型MOS管场区的杂质浓度,减小寄生效应 ) 4、P-场注入 ( 调整N型MOS管场区的杂质浓度,减小寄生效应 ) 5、多晶硅栅 ( MOS管的栅极或称门极 ) 6、N+注入 ( 形成N型MOS管的源漏区 ) 7、P+注入 ( 形成P型MOS管的源漏区 ) 8、引线孔 ( 金属铝与硅片的接触孔 ) 9、一铝 ( 第一层金属连线 ) 10、通孔 ( 两层金属铝线之间的接触孔 ) 11、二铝 ( 第二层金属连线 ) 12、压焊块 ( 输入、输出引线压焊盘 ),2020/7/1,浙大微电子,6/34,2、模拟IC设计需要具备的条件,电路设计软件及模型 电路图绘制软件 （Schem

4、atic Capture） 电路仿真验证 软件（SPICE） 器件工艺模型（SPICE MODEL）,* * * * * * *,2020/7/1,浙大微电子,7/34,某IC制造公司提供的SPICE Model （NMOS ）,*NMOS ( NML7 ) .MODEL &1 NMOS LEVEL=1 VTO=0.7 KP=1.8E-5 TOX=7E-8 LD=1.0E-6 XJ=1.0E-6 UO=320 & GAMMA=0.83 PMI=0.695 RD=27 RS=27 & CBD=7.8E-14 CBS=7.8E-14 PB=0.74 CGSO=5.9E-10 CGDO=5.9E-1

5、0 & CGBO=9.9E-9 MJ=0.33 LAMBDA=0.016 TPG=-1 IS=1.0E-15 *END,2020/7/1,浙大微电子,8/34,某IC制造公司提供的SPICE Model （NMOS ）,*NMOS ( NML7 ) .MODEL &1 NMOS LEVEL=1 VTO=0.7 KP=1.8E-5 TOX=7E-8 LD=1.0E-6 XJ=1.0E-6 UO=320 & GAMMA=0.83 PMI=0.695 RD=27 RS=27 & CBD=7.8E-14 CBS=7.8E-14 PB=0.74 CGSO=5.9E-10 CGDO=5.9E-10 & C

6、GBO=9.9E-9 MJ=0.33 LAMBDA=0.016 TPG=-1 IS=1.0E-15 *END,2020/7/1,浙大微电子,9/34,模拟IC设计需要具备的条件（续）,版图设计软件及验证文件 版图绘制软件(Virtuso) 设计规则检查软件(DRC) 版图-电路图一致性检查(LVS) 寄生参数提取软件(Extracter) 后三项软件需要的规则文件,* * * * *,GND,2020/7/1,浙大微电子,10/34,所需DRC规则文件(Design Rule Check),ivIf(switch(drc?) then ；条件转移语句，选择是否运行drc drc(nwell w

7、idth 4.8 1.a: Min nwell width =4.8) ；检查N阱宽度是否小于4.8um drc(nwell sep 1.8 1.b: Min nwell to nwell spacing =1.8) ；检查N阱之间的最小间距是否小于1.8um drc(nwell ndiff enc w!=nil then if( layPlist-w !=schPlist-w then sprintf (errorW,Gate width mismatch: %gu layout to %gu schematic, float( layPlist-w ), float( schPlist-w

8、 ) ) return( errorW ) ) ) if(layPlist-l !=nil & schPlist-l !=nil then if( layPlist-l != schPlist-l then sprintf( errorL, Gate length mismatch: %gu layout to %gu schematic, float( layPlist-l ),float(schPlist-l) ) return( errorL ) ) ) return( nil ) ) ),2020/7/1,浙大微电子,12/34,所需 Extract（寄生）器件、参数提取文件,drcE

9、xtractRules( ivIf( switch( extract? ) then ；定义识别层: ngate=geomAnd(ndiff poly) pgate=geomAnd(pdiff poly) ；提取器件: extractDevice( pgate poly(G) psd(S D) pmos ivpcell ) extractDevice( ngate poly(G) nsd(S D) nmos ivpcell),2020/7/1,浙大微电子,13/34,3、模拟IC设计受非理想因素的影响（1）,PVT 的影响 P (制造工艺) tt ff ss sf fs 五个工艺角 V (工作

10、电压) 偏差士10% T (环境温度) 民品（0 - 75C） 工业用品（-40 - 85C） 军品（-55 - 125C） 以上所有的情况都要进行仿真！,2020/7/1,浙大微电子,Vt1Vt2,14/34,模拟IC设计受非理想因素的影响（2）,寄生电感电容电阻的影响 连线寄生电阻 互感 结电容、连线电容（线间、对地）,2020/7/1,浙大微电子,15/34,高性能模拟IC设计需要的步骤,后仿真（所有的PVT都要仿） 版图设计完成 及 寄生参数提取后的电路仿真 对电路的频率特性有影响 对需要精细偏置的电路有影响,GND,2020/7/1,浙大微电子,16/34,内容,模拟IC制造的工艺流

11、程 模拟IC设计需要具备的条件 模拟IC设计受非理想因素的影响 带隙基准源的设计 运算放大器的设计 电压比较器的设计 压控振荡器的设计 过温保护电路的设计 欠压保护电路的设计,2020/7/1,浙大微电子,17/34,4、带隙基准源的设计,推导公式如下：,令：,I1 = I2 = I3,2020/7/1,浙大微电子,18/34,带隙基准源温度特性,2020/7/1,浙大微电子,19/34,带隙基准源输出与电源电压关系,2020/7/1,浙大微电子,20/34,带隙基准源电源抑制比,2020/7/1,浙大微电子,21/34,5、运算放大器的设计(差模输入输出),2020/7/1,浙大微电子,22

12、/34,带有共模反馈的运算放大器,两级放大，共源共栅输入 ，共模反馈，Miller电容零极点补偿,2020/7/1,浙大微电子,23/34,运放的直流增益、 单位增益带宽与相位裕度,2020/7/1,浙大微电子,24/34,6、电压比较器的设计,要求有较高的灵敏度。 通常把比较器能有效比较的最低电平值定义为灵敏度。 要求有较高的响应速度。 比较信号到位到比较结果输出的时间定义为响应时间，它和转换速率及增益带宽有关。 要求有良好的参数一致性。 受工艺涨落影响要小（每一批次的离散性要小）,2020/7/1,浙大微电子,25/34,比较器的性能参数,灵敏度 输入失调电压 输入共模范围 输入偏置电流

13、输出驱动电流 输出电压 工作电压 静态电流（功耗） 输出上升时间，输出下降时间，输出延迟时间 芯片面积,2020/7/1,浙大微电子,26/34,比较器及脉宽调制（PWM）原理,2020/7/1,浙大微电子,27/34,PWM电路,2020/7/1,浙大微电子,28/34,7、压控振荡器(VCO)的设计,电感L0和电容C0构成基本谐振腔 M1、M2为谐振腔提供能量 控制信号CW0和CW1（0 /0.8V） 控制开关电容阵列，提供频率粗调（频宽，150MHz） 控制信号Vctrl(0-0.8V)控制变容管 提供频率细调 VDD=0.5V,2020/7/1,浙大微电子,29/34,8、过温保护电路

14、的设计,125对应的Q1的BE结导通电压为0.45V 85对应的Q1的BE结导通电压为0.53V,0.45V 0.53V,VBQ1= I1 ( R1+R2) = 0. 53V VBQ1= I1 ( R1+R2/RQ2 ) = 0.45V,高温: Q1通、Q2止， 低温: Q1止、Q2通，,2020/7/1,浙大微电子,30/34,8、过温保护电路的设计(II),2020/7/1,浙大微电子,31/34,9、欠压保护电路的设计（4.7-5.7V）,当电路初启时，Vc增大，当Vc =5.7V时，Va大于基准电压，使比较器C2 输出低电平。Vb也大于基准电压，使比较器C1 输出高电平。经RS触发器等

15、逻辑电路后输出高电平。电路进入正常工作状态。,当Vc低于设定下限4.7V时，Vb小于基准电压。Va也小于基准电压，那么C2输出为高电平，C1输出为低电平。这时，RS触发器等逻辑电路输出低电平，关断内部供电电路以及输出电路，起到欠压保护作用。,2020/7/1,浙大微电子,电路一旦进入正常工作状态，将应该允许工作电压有一个适当的波动范围4.7-5.7V.,32/34,Vr,求各电阻及Vr的设计值,列方程： 5.7 R3 / (R1+R2+R3) Vr （1） 4.7（R2+R3）/ (R1+R2+R3) 4.7R2） （4） 若令： R2 = R1= 1K, R3 = 5K, 则（3）式变为：（

16、4.7 * 6）/ 7 Vr （5.7 * 5）/ 7 即 4.03 Vr 4.07（V），取Vr = 4.05V,2020/7/1,浙大微电子,33/34,产品设计时的实际考虑,考虑到Vr的精度控制难度及会带来的稳定性问题，设计应留有充分的裕量。尝试着将R3取大。 Vr不可能取Vc及以上； 考虑到Vc可以工作在4.7V+，所以Vr应在4.7 V以下。 令R1=R2=1K, R3=10K, 则（3）式变为 （4.7 * 11）/ 12 Vr （5.7 * 10）/ 12 即：4.3 Vr 4.75（V）， 取Vr = 4.5V,2020/7/1,浙大微电子,34/34,作业布置,FSK功能模块设计实现： 输入一个564KHz的方波作为键控信号， 当键控信号为1时，模块产生并输出4.5MHz左右的信号(*8) 当键控信号为0时，模块产生并输出3.9MHz左右的