第3章存储器技术

1、1,第3章存储器,2,本章主要内容,存储器概述(技术指标、分类、基本组成、存储系统的层次结构)半导体存储器的一般结构存储器与CPU的接口存储器扩展技术,3,3.1存储器概述,1.存储器的技术指标1)存储器的存储容量等于：单元数每单元的位数1M1bit=128k8bit=256k42)存取速度:访问时间（存取时间）TA:双极型RAM1020ns,RAM几十，ROM几百ns。存取周期TM、数据传送速率BM.,字节数,字长,4,3)体积和功耗:越小越好.4)可靠性:用两次故障之间的平均时间间隔MTBF表示;用擦除和重写次数,如EPROM数千或10万次.用数据保存时限,如20100年.,5,介质:半导

2、体、磁介质和光存储器。与CPU耦合：内存(cache和主存)、外存。读写：读写和只读存储器。信息保持：易失性和非易失性。数据存取的随机性:随机RAM、顺序SAM、直接存取DAM。串并行性：并行存取、串行存取。信息存储方法：静态（通过双稳态电路)和动态(通过电容)。存储器功能：系统、显示、控制。,2.存储器的分类,6,半导体存储器分类,随机存取存储器（RAM）只读存储器（ROM）(MOS型)FLASH存储器（闪存）：电擦除、非易失(MOS型),静态SRAM动态DRAM,掩模ROM可编程型ROM（PROM）可读写ROM,EPROMEEPROM,双极型:TTL晶体管MOS型,7,3.内存的基本组成1

3、)存储体2)地址译码部件3)读写电路,AB,CPU,MAR,MDR,地址译码部件,存储体,CB,DB,N=2n,读写电路,8,1)程序的局部性原理：在某一较短的时间间隔，频繁访问某一局部存储器地址的现象。2）多级存储体系的组成,CPU,高速缓存cache,主存,外(辅)存,辅助硬件,辅助软硬件,半导体,磁光介质,4.存储系统的层次结构,9,内存存放当前运行的程序和数据。特点：快，容量小(256512M)，。通常由半导体存储器构成.存系统引导程序、监控程序、ROMBIOS。外存存放非当前使用的程序和数据。特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。由磁、光存储器、半导体存储器

4、构成。磁盘、磁带、CD-ROM、DVD-ROM、固态盘。,10,CPU寄存器,内部cache,主板cache,主存(DRAM),辅助存储器,大容量辅助存储器,速度快、访问频度高造价高、功耗大,、集成度小,微型机存储系统的层次结构,双极型,高速SRAM,高速DRAM,软硬盘,磁带光盘,11,目标：系统的存储速度接近最快的存储器，容量接近最大的存储器。与寄存器的区别：以字为单位存取，每字包含若干位。各个字的相同位通过同一引脚与外界联系。每个字分配一个地址，因此内部有地址译码器。,12,3.1.2半导体存储器的一般结构,存储单元：多字一位多字多位,3.1.3半导体静态存储器1.SRAM六管静态电路：

5、双稳、负载、控制,14,RAM的3个特性：1）可读可写，非破坏性读出，写入时覆盖原内容。2）随机存取，存取任一单元所需时间相同。3）易失性（或挥发性）。当断电后，存储器中的内容立即消失。,15,例SRAM的管脚信号与读写信号SRAM62128的管脚：A0A17是17位地址线；D0D7；CS；WE；OE；,16,绝缘栅MOS管构成,栅极带电与否决定信息。漏源加高压，电子注入；紫外线照射，电子泄露。例512KB的27C040。,2.UV-EPROM存储器,17,绝缘栅MOS管构成,浮栅+控制栅，控制栅加正压，栅极电子注入；控制栅加负压，电子泄露；例：32KB28256,3.EEPROM存储器,18

6、,4.闪速存储器：快闪或闪存电可擦除、非易失只读存储器。特点：(1)按区块或页面组织：字节、页面、整片编程和擦除。(2)快速页写入：写入页缓存。(3)内部编程控制逻辑。(4)在线编程能力。(5)软硬件保护能力。,19,3.1.4动态随机存储器DRAM,1.动态RAM的基本存储单元,20,DRAM是靠MOS电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（动态刷新）。刷新定时间隔一般为几微秒几毫秒集成度高（存储容量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右）。DRAM在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器。,

7、特点：,21,SDRAM（SynchronousDRAM）它在1个CPU时钟周期内可完成数据的访问和刷新，即与CPU的时钟同步工作。SDRAM的工作频率目前最大可达150MHz，存取时间约为510ns，最大数据率为150MB/s，是当前微机中流行的标准内存类型。DDRDRAM（DoubleDataRateDRAM）是对SDRAM的改进，它在时钟的上升沿和下降沿都可以传送数据，其数据率可达200-800MB/s。主要应用在主板和高速显示卡上。RDRAM（RambusDRAM）是由Rambus公司所开发的高速DRAM。其最大数据率可达1.6GB/s。,常见DRAM的种类：,22,3.2存储器与CP

8、U的接口,1.存储器和CPU的连接考虑高速CPU和较低速度存储器之间的速度匹配问题。CPU总线的负载能力问题。片选信号和行地址、列地址的产生机制。,23,2.存储器芯片片选信号的构成方法：,全译码法适用于组合容量较大的存储器结构复杂部分译码法线译码法适用于容量较小的存储器结构简单,24,译码电路,将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。,25,(1)全地址译码,用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。,存储器芯片,

9、译码器,低位地址,高位地址,全部地址,片选信号,26,全地址译码例,6264芯片的地址范围：F0000HF1FFFH1111000000011110001111,A19,A18,A17,A16,A15,A14,A13,Intel2164A64k1位字扩展扩展存储单元的个数EPROM27162k8位;2725632K8位字位扩展二者的综合,用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。,35,1.位扩展,存储器的存储容量等于：单元数每单元的位数当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。

10、,字节数,字长,36,位扩展方法：将每片的地址线、控制线并联，数据线分别引出。位扩展特点：存储器的单元数不变，位数增加。,37,需要片数N=8,例：用1024字1位RAM构成1024字8位RAM.,38,2.字扩展,地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。,例：用256字8位RAM组成1024字8位存储器。,需要片数N4,N=,目标存储器容量,已有存储器容量,特点：必须使用译码器。,各片地址分配情况：,字扩展图,字扩展,方法：片内地址、I/O同名端并联。多余地址端通过译码器接至各片的片选端；,并联,并联,译码器,41,3.字位扩展,根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为