微处理器系统结构与嵌入式系统-第三章

1、第三章微处理器体系结构和关键技术，3.1微处理器体系结构和功能模块介绍处理器的主要功能处理器的基本结构简化处理器模型结构示例3.2处理器设计命令系统数据路径控制流程时序部件控制逻辑3.3命令行技术3.4典型微处理器体系结构介绍3.5高级微处理器技术，2020/7/4，数据类型，命令功能，命令格式，寻址中央处理器中央处理器、CPU微处理器微处理器、MPU微控制单元微控制单元、MCU微控制器计算机、单芯片、控制器、计算单元、寄存器、CPU、较少的内存和I/O接口、CPU内存总线/接口本质上，处理器的作用是协调和控制计算机的各个部件，执行程序的命令序列。处理器的五个主要功能：命令控制：控制命令按进程

2、逻辑顺序执行。操作控制：根据命令执行过程和命令规则功能的要求，生成各种操作控制信号。定时控制：可以在适当的时间(时间)有效地创建相应的操作控制信号，并保持所需的时间。数据处理：处理数据的算术和逻辑运算。中断处理：必须能够及时处理程序执行过程中发生的I/O操作请求和异常错误条件。作为3.1.2CPU最基本的功能，CPU负责协调和控制计算机的每个部件，执行程序中的命令序列，因此必须具备以下基本功能：指令：如果程序已经在内存中，则首先从程序入口地址中取出程序，然后发送命令地址和控制信号以实现此目的。分析命令：即，命令解码意味着分析当前获得的命令，指示需要执行哪些操作，并生成相应的操作控制命令。执行说

3、明：根据根据分析说明生成的“操作命令”，形成相应的操作控制信号序列，通过执行计算、内存和输入/输出设备来实现每个命令的功能，包括处理计算结果和形成下一个命令地址。*，5/86，微处理器的基本结构，冯诺依曼机器：5个部件存储串行单序列，数据路径，CPU的RTL说明：数据路径控制器，数据路径：ALUReg外部3总线形式；寄存器MAR和MBR使您可以轻松控制CPU和主内存之间的转发路径。3.寄存器MAR和MBR对用户透明。也就是说，不能以编程方式访问；微处理器的整体结构，数据通道配置：ALU寄存器内部总线功能：基本二进制算术、逻辑和移位运算；根据操作结果设置状态标志(进入/临时、溢出等)。特性：数据

4、通路宽度：I-length，CPU一次传输和处理数据的能力。资料路径周期：执行ALU运算并储存结果的处理作业。控制单元(控制器)时序控制组件：命令周期、周期、时钟周期(动作脉冲)命令解码逻辑：微程序(CISC)、硬连接逻辑(RISC)、指令集结构(ISA)是体系结构的主要内容之一，用于确定硬件和软件的功能分配考虑速度、成本和灵活性实现方式硬件、软件优化战略RISC、CISC；管道多核、内容数据类型、命令功能、命令格式、寻址方法实施步骤基于应用初始说明的分类和特定说明。为命令系统编写各种高级语言编译器；执行各种算法程序的仿真测试，验证命令系统的操作码和寻址方法的性能是否更高。使用硬件的高频使用说

5、明，使用软件的低频使用说明。3.2.1命令系统设计，命令集设计示例：假设命令是双地址命令，源操作数是使用两种寻址寄存器寻址(R0R3)和即时寻址的8位；目标操作数可以通过两种寻址方式直接使用寄存器寻址和存储。为以下9个机器命令设计可执行代码方案：如果使用固定长度编码(8bit)方案，则可以定义命令格式。=0000表示ADD=0001表示SUB=0010表示MOV=0011表示IN=0100表示OUT=0101表示RR，目标寄存器编号，源寄存器编号，操作代码，机器脚本，机器命令符号表示很难直接与机器命令二进制表示一起工作Opcode可以缩写为mnemonic。ADD加SUB减MUL乘DIV通过将

6、STOR从资料档案库中加载到内存来存储LOAD。*、16/86、汇编语言、数据类型、特定类型的数据为无符号整数、有符号整数、非浮点数数据：字符串检查字符长度(对数据长度的限制)截断或溢出数据格式和长度，指令类型，指令可按功能分为三种基本类型：数据传输：将数据从一个位置(源地址)复制到另一个位置(目标地址)，在传输结束时源地址的内容保持不变。数据传播范围：R-R、R-M、M-R或M-M数据传播宽度：通常为固定值(例如8、16或32bit)，其他宽度的数据传播通常可以通过软件移动和合并操作完成。数据运算：包括算术运算(加、减、乘、除等)和逻辑运算(和、或、非、xor等)。这些命令要求操作数的类型和

7、长度明确。控制类：用于更改典型的程序执行过程，主要用于完成程序的跳转，包括传输说明和流程说明。I/O？机器命令元素，操作码：需要完成的任务；source operand reference(源操作数):操作所需的输入；结果操作数：操作的结果；下一个命令：告诉CPU发出命令的位置。*，命令格式，在计算机内部，命令以位字符串表示。根据指令的每个元素，这些位字符串将拆分为多个字段。opcode字段：指示CPU应执行的操作按操作类型分组。相似操作要求是相同或相似的控制信号，因此编码也是相似的(尽可能多的公共位)操作数字段/地址字段：描述源操作数和目标操作数所持有的位置信息(r、m或I/O)。描述源操作

8、数和目标操作数的数据类型；下列指令地址字段：如果位于当前指令之后立即位于主资料档案库中或虚拟资料档案库中，则无需显示引用。如果可能发生跳跃，则必须显示存储地址。指令类型是CPU的软件功能特性，CPU硬件功能特性，20/86，操作码字段，指定公用指令字段，操作码位段，扩展操作码，操作数段，binary要缩短命令长度，可以使用以下方法：只有一个地址分配给内存中的操作数，其他地址分配给寄存器，相应的寄存器编号可以在命令格式中明确指定。用命令形式隐含的地址替换一个、两个或三个操作数的地址。可以将抑制的地址指定给嵌套在命令形式的操作码中的专用寄存器。*，22/86，机器命令结构：M-M，M-R，R-R，

9、机器命令结构：0地址，单地址，双地址，寻址方式，操作数物理存储位置：寻址方法：1在脚本中指定操作数即时编号寻址模式，寄存器直接寻址方式注册直接寻址模式，命令的地址字段中给出寄存器编号(名称)，指定寄存器的内容是操作数。、阵列直接寻址内存直接寻址模式、指令中的地址字段立即将编号指定为存储单元的地址。寄存器直接寻址，内存间接寻址内存直接寻址模式，(1)寄存器间接寻址方法，(2)内存间接寻址方法，(3)位移寻址方法，(4)寻址方法，(5)使用尺度寻址方法，无论位置如何也就是说，寄存器内容指向可以访问操作数的一个存储单元。*，28/86，存储间接寻址memory indirect addressing

10、 mode，多级间接寻址；通常用于访问存储中的“跳转表”。跳转表标题在寄存器中指定，其中每个表条目指向操作数可访问的存储单元。跳转表，位移寻址方法displacement addressing mode，通常用于数组，矩阵类矢量数据访问：寄存器值指定数组的第一个地址，立即计数组内的偏移量；、指数寻址方式indexed addressing mode、通常用于访问数组和矩阵类矢量数据。寄存器1的值指定阵列的第一个地址，寄存器2指定组内的偏移。尺度寻址模式，操作数长度(以字节为单位)，偏移寻址指数寻址自增加/自减少寻址，PC相对寻址方式program counter-related adds说明：

11、jumpstart Abe作业：PC Abe=(PC)updated immSign_ext，移除目前指令后的PC值，出现在指令中，3.2.2基本资料路径结构，ALU实作：(1(2)用n位加法器配置n位加法器；(3)以加法器为核心，扩展输入选择逻辑，实现其他基本算术和逻辑运算。ALU函数说明示例，算术逻辑运算功能，移位运算功能，定义数据路径中的数据流，实现数据路径，3.2.3控制过程3360程序，命令，微操作，3.2.4计时控制部件，生成满足计时要求的各种系统所需的控制信号。指令周期在读取和执行一个指令所需的时间周期指令周期中，不同会话时钟周期系统的最小基本时间段、CPU的多级定时、一个指令周

12、期中的多个操作周期、现代控制器设计趋势：不是集中式控制模式，I/O和m拥有自己的控制器，并变为自主功能部件。I/O和m使用异步控制。根据微控指令的形成方式，控制器可以分为两种基本类型：随机逻辑和微程序。、3.2.5控制器设计、控制器根据命令解码结果和当前状态，指示时间、条件标准、命令执行、操作执行：执行定时控制信号生成命令所需的控制信号响应各种中断或异常事件请求的体系结构、随机逻辑CPU体系结构、随机逻辑(硬连接逻辑)体系结构使用布尔逻辑函数表示控制单元的输入和输出之间的关系。时序部件、命令预处理、随机逻辑CPU的特征：简化命令以减少使用的门电路总数，从而降低间接费用。缺点：指令集结构和硬件逻

13、辑方程之间存在密切的关系，设计过程复杂。由于可重用性低，设计结果很少在未来的新CPU设计中重复使用。适用于更简单的脚本结构。最小化逻辑灌嘴的数量，最佳化硬体逻辑，尽可能少地使用触发程式，以最小化硬体计时逻辑灌嘴系列。生成并行过程以满足时序约束(添加逻辑)命令集逻辑简化简单，寄存器数减少，随机逻辑CPU的设计点，RISC，最重要的目的，随机逻辑CPU的设计阶段，定义脚本结构驱动硬件的逻辑表达式所需的命令集结构；根据指令集确定硬件逻辑和状态机。硬件逻辑方程提供了对指令集结构的反馈，从而对指令集结构进行了必要的修改和优化。将逻辑复杂性降至最低。*，随机逻辑CPU操作1-命令，程序计数器值通过MUX传递到内存。内存返回命令写入命令寄存器；程序计数器加1，然后重写。随机逻辑CPU的操作2-解码和执行命令，寄存器堆的地址寄存器通过MU