第三章组合逻辑电路作业解答

1、1,第3章 组合逻辑电路,作 业 解 答,2013 年 3 月,2,3-1 分析题图3-1所示电路，写出电路输出Y1和Y2的逻辑 函数表达式，列出真值表，说明它们的逻辑功能。,3,解: 逐级写出逻辑函数表达式：,P2,P1,P3,将上式中的A、B、C取值 000111 ，分别求出Y1和Y2，可得出真值表如下页。,4,由表可以看出： 该电路实现了一位二进制数全加器功能。其中, A和B分别是被加数和加数，C为相邻低位来的进位数；Y1为本位和数，Y2为相邻高位的进位数。,5,3-2 分析题图3-2所示电路，要求：写出输出逻辑函数表 达式，列出真值表，并总结电路功能。,6,P1,P3,解：逐级写出逻辑

2、函数表达式：,将上式中的 A、B、C、D 取值 0000 1111，求出F，可得出真值表如下页表。由表可见： 当输入 A、B、C、D 中含有偶数个 “0” 时，输出F=1；而当输入 A、B、C、D 中含有奇数个 “0” 时,输出F=0。即该电路完成输入二进制序列中 “0” 码个数的奇偶性。,7,8,3-3 分析题图3-3所示电路，要求：写出X、Y、Z逻辑表 达式，列出真值表，画出卡若图，并总结电路功能。,9,解：由图从输入信号出发，写出输出 X、Y、Z的逻辑函数表达式：,将上式中的A、B取值 00 11，分别求出X、Y、Z，可得出真值表如下页表。,10,由表可以看出： 该电路实现了一位数值比较

3、器的功能： 当AB时，输出Z=1。,11,12,解：,F(A,B,C,D) = m(1, 2, 3, 7, 8, 11) + d(0, 9, 10, 12, 13),13,解：, F(A,B,C,D) = M(0, 2, 4, 5, 9, 10, 13, 14),14,解：,15,3-6 用与非门设计能实现下列功能的组合电路。 三变量表决电路 输出与多数变量的状态一致； 四变量判奇电路 4个变量中有奇数个1时，输出 为1，否则输出为0； 运算电路 当K=1时，实现一位全加器功能，当 K=0时，实现一位全减器功能。 注意：三变量表决电路在课件上已有例子。略,16,解: 四变量判奇电路,17,18

4、,19,解： 运算电路：当K=1时，设变量A,B,C分别代表被加数、和 数及进位数，变量F,Y分别代表和数及进位数；当K=0时，设A,B, C三个变量分别代表被减数、减数及借位数，变量F,Y分别代表商 数及借位数。,20,21,22,3-7 用或非门设计能实现下列功能的组合电路，允许反 变量输入。 F(A,B,C,D) = m(4, 5, 6, 7, 12, 13) + d(8, 9) F(A,B,C,D) = M(1, 3, 4, 6, 9, 11, 12, 14) ,23,解: ,F(A,B,C,D) = m(4, 5, 6, 7, 12, 13) + d(8, 9),24,解: ,F(A

5、,B,C,D) = M(1, 3, 4, 6, 9, 11, 12, 14),25,解: ,26,3-8 已知输入信号A、B、C、D的波形如题图3-5所示， 用或非门设计产生输出F波形的组合电路，允许反 变量输入。,ABCDF,27,ABCDF,解：由波形图直接可得输入A、B、C、D在各种组合下 的输出F，填入卡若图，可得逻辑函数表达式。,00000,10001,01000,01110,28,3-9 设计能一个如题图3-6所示的优先排队系统，其优先 顺序为, 当A=1时，不论B、C、D为何值，W灯亮，其余灯 不亮； 当A=0, B=1时，不论C、D为何值，X灯亮，其余灯 不亮； 当A=B=0,

6、 C=1时，不论D为何值，Y灯亮，其余灯 不亮； 当A=B=C=1, D=1时，Z灯亮，其余灯不亮； 当A=B=C=D=0时，所以灯都不亮。,29,解：以“1”表示灯亮，以“0”表示灯不 亮，根据题意可以得到四个输出 W、X、Y、Z的的卡若图，由此 写出逻辑函数表达式,30,由表达式画出逻辑电路,31,3-10 分析如题图3-7所示由集成8选1数据选择器CT74151构成的电路，写出电路输出F1和F2的最简逻辑函数表达式，列出真值表。,32,解1：由题图可分别写出输出逻辑函数的表达式,填出两个逻辑函数的卡若图,33,两个逻辑函数的真值表,34,解2：由题图可填出逻辑函数F2的降维卡若图如下,D

7、,D,D,0,1,1,由卡若图也可得如上页的真值表。,35,3-11 分析如题图3-8所示由集成3线-8线译码器CT74138 构成的电路，写出电路输出F的表达式，列出真值 表，并找出在控制信号K的作用下，该电路功能。,36,解：由题图可写出输出逻辑函数的表达式,由输出逻辑函数的表达式和卡若图都可以看出：当K=0时，电路实现同或逻辑运算；而当K=1时，电路实现异或逻辑运算。,37,3-12 采用降维法用一片集成8选1数据选择器CT74151和 必要的门电路实现下列逻辑函数。, F(A,B,C,D) = m(0, 2, 8, 10, 11, 13, 14, 15) F(A,B,C,D) = m(

8、1, 5, 6, 7, 9, 11, 12, 13, 14) F(A,B,C,D) = M(0, 2, 3, 4, 8, 10, 15) ,38,解： 由表达式作卡若图，以D为记图变量进行降维,1,1,D,ABC,由降维卡若图可画出逻辑电路图。,39,解： 由表达式作卡若图，以D为记图变量进行降维,由降维卡若图可画出逻辑电路图。,40,解： 由表达式作卡若图，以D为记图变量进行降维,由降维卡若图可画出逻辑电路图。与小题完全一样。,41,解： 由表达式作卡若图，以D为记图变量进行降维,由降维卡若图可画出逻辑电路图。,42,3-13 采用降维法用一片集成双4选1数据选择器CC14539和必要的门电

9、路设计一位全加器，当K=1时，全加器工作;当K=0时，全加器不工作。,43,解：当K=1时，全加器工作，此时可列出真值表如下,44,由降维卡若图可得实现全加器的电路图,45,3-14 用一片集成8选1数据选择器CT74151和必要的门电 路设计实现一个函数发生器电路，其功能如下表所示。,46,解：根据题意列出真值表如下,47,由降维卡若图可得电路图,48,3-15 用一片集成3线-8线译码器CT74138和必要的门电路 实现下列多输出组合逻辑函数。,49,解：,其对应的卡若图如下,其对应的卡若图如下,50,其对应的卡若图如下,实现多输出组合逻辑函数的逻辑电路如下页。,51,52,3-16 用一

10、片集成4线-10线译码器CT7442和必要的门电路 实现一位全减器，当K=0时，全减器工作；当K=1 时，全减器不工作。,解： 如果将CT7442的最高位地址A3作为使能端，这时4线 -10线译码器可以当作3线-8线译码器使用。题意要求，当K=0时，全减器工作；当K=1时，全减器不工作。所以控制信号K接A3。,假设一位全减器完成A减去B，借位输入为CI，借位输出为CO，本位相减结果为F。根据题意，当K=0时，全减器工作，则可得全减器的真值表如下页。,53,全加器的真值表,由真值表可得全减器两个输出的最小项表达式如下,由上面的逻辑表达式可得全减器的逻辑电路图如下页。,54,55,3-17 用一片集成3线-8线译码器CT74138和必要的门电路 设计一个运算电路，当K=1时，实现一位全加器； 当K=0时，实现一位全减器。,56,解： 运算电路：当K=1时，设变量A,B,C分别代表被加数、和数及进位数，变量F,Y分别代表和数及进位数；当K=0时，设A,B, C三个变量分别代表被减数、减数及借位数，变量F,Y分别代表商数及借位数。,57,将3线-8线译码器CT74138的三位地