计算机组成原理第三章习题课

1、第三章习题,重点：存储器扩展 P.101,存储器扩展,关键步骤：分析扩展前后总线数量的变化 数据线增加：字长扩展 地址线增加：存储容量扩展 一定需要片选CS！ 片选：芯片选择（ Chip select）,3,1、字长位数扩展,增加数据线 连接方式：三组信号线中， 地址线和控制线共用 数据线单独分开连接。,RAM：1K4位1K8位,RAM1 1K4,RAM2 1K4,D3D0,A9A0,CS,CS,D7D4,CS,A9A0,5,2、字存储容量扩展,增加地址线，使得存储器单元数增加 连接方式：三组信号线中 地址总线和数据总线公用 多余的地址线用来片选,RAM：1K4位2K8位,RAM1 1K8,R

2、AM3 1K4,A10,D7D0,A9A0,A9A0,CS,CS,D7D0,7,3、字长、容量同时扩展,连接方式：三组信号线中 单元之内：字长扩展 字长扩展：芯片的控制线公用（包括片选CS和读写R/W ） 单元之间：字数扩展 字数扩展：片选CS由地址总线的高位段译码来决定。,1、20位地址，32位字长,（1）多少信息存储量？ 20位地址：说明有220个存储单元，即1M 32位字长：说明每个存储单元有32个bit 一共： 220 32 bit (220 32 )/8B 220 4B 4MB,1、20位地址，32位字长,（2）由512K8位的芯片构成，需要多少片 存储器：1M32位 512K 1M

3、：说明有容量扩展 8位32位：说明有字长扩展 需要： (1M/512K)(32位/ 8位) 24 8,1、20位地址，32位字长,（3）需要多少位地址作为芯片选择 512K8位1M32位 芯片选择只和地址线相关 512K219，即有19根地址线 1M 220，即有20根地址线 多余的一根地址线一定是做片选的 需要1根地址线作为片选,1、20位地址，32位字长,（3）需要多少位地址作为芯片选择 首先字长扩展：4片512K8位芯片构成512K32位字长单元 字长扩展片选公用 然后容量扩展：2个512K32位单元构成1M32位， 容量扩展需要芯片选择 2个单元只需要：1根地址线作为片选,512K8位

4、1M32位,RAM1,字长扩展 512K8位512K32位,容量扩展 512K32位1M32位,CS,RAM2,CS,RAM3,CS,RAM4,CS,RAM1,字长扩展 512K8位512K32位,CS,RAM2,CS,RAM3,CS,RAM4,CS,3、16K8位64K32位,16K8位 16K32位 64K32位,需要4片，形成一个单元 需要4个单元 一定需要2根地址线进行片选 16K：14根地址线 64K：16根地址线 多余两根地址线 正好用于片选,3、16K8位64K32位,RAM1,字长扩展 16K8位16K32位,容量扩展 16K32位64K32位,CS,RAM2,CS,RAM3,

5、CS,RAM4,CS,16K32位,16K32位,16K32位,A15 A14,3、16K8位64K32位,错误： 1、只看到了A13A0，缺少A15、A14 2、数据总线、地址总线，一定要标明起止符号，例如A13A0， D7D0 3、三组信号线要全部标明,3、16K8位64K32位,（2）存储器读写周期为0.5us,CPU在1us内至少要访存一次，用哪种刷新方式？ 答：假定16K1位的DRAM芯片用128128矩阵存储元构成 采用集中刷新：对128行进行集中刷新，刷新周期需要 1280.5us64us，暂停读/写，肯定不行 采用分散刷新：每1us只能访存一次，不可以 采用异步式刷新方式：刷新

6、时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.6us，可取刷新信号周期15us。 刷新一遍所用时间15us1281.92ms,3.3 DRAM存储器刷新周期,集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器。,3.3 DRAM存储器刷新周期,分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。,6、32K8位128K16位,（1）数据存储器：16位 （2）地址寄存器：17位 （3）需要多少个芯片： (128K/

7、32K)(16位/8位)8片 （4）组成框图,6、32K8位128K16位,X,错误1： 没有标出数据线标号、地址线标号 无法说明你是否清楚扩展细节 错误2： 地址线为何来自数据寄存器,6、32K8位128K16位,32K8位 32K16位 128K16位,需要2片，形成一个单元 需要4个单元 一定需要2根地址线进行片选 32K：15根地址线 128K：17根地址线 多余两根地址线 正好用于片选,6、32K8位128K16位,RAM1,字长扩展 32K8位32K16位,容量扩展 32K16位128K16位,CS,RAM2,CS,32K16位,32K16位,32K16位,A16 A15,7.某机

8、器中，已知配有一个地址空间为(00001FFF)16的ROM区域，现在用一个SRAM芯片（8K8位）形成一个16K16位的RAM区域，起始地址为（2000）16 。假设SRAM芯片有CS和WE控制端，CPU地址总线A15-A0 ，数据总线为D15-D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求： （1）满足已知条件的存储器，画出地址码方案。 （2）画出ROM与RAM同CPU连接图。,7.某机器中，已知配有一个地址空间为(00001FFF)16的ROM区域，现在用一个SRAM芯片（8K8位）形成一个16K16位的RAM区域，起始

9、地址为（2000）16 。假设SRAM芯片有CS和WE控制端，CPU地址总线A15-A0 ，数据总线为D15-D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。,分析：一个RAM区，一个ROM区 存储器参数： 地址线：16根 数据线：16根 RAM和ROM一定都要符合。 其中RAM需要容量扩展，ROM不需要,7.某机器中，已知配有一个地址空间为(00001FFF)16的ROM区域，现在用一个SRAM芯片（8K8位）形成一个16K16位的RAM区域，起始地址为（2000）16 。假设SRAM芯片有CS和WE控制端，CPU地址总线A15-

10、A0 ，数据总线为D15-D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。,分析：一个RAM区，一个ROM区 其中RAM需要容量扩展 由8K8位芯片构成16K16位 8K8位8K16位（字长扩展） 16K16位（容量扩展） 共需要4片芯片，每两片构成8K16位单元 字长扩展不改变地址分配，容量扩展才会改变,7.某机器中，已知配有一个地址空间为(00001FFF)16的ROM区域，现在用一个SRAM芯片（8K8位）形成一个16K16位的RAM区域，起始地址为（2000）16 。假设SRAM芯片有CS和WE控制端，CPU地址总线A15-

11、A0 ，数据总线为D15-D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求： （1）满足已知条件的存储器，画出地址码方案。,ROM：地址空间为(00001FFF)16RAM：起始地址为（2000）16,解：CPU地址总线A15-A0,共16根地址线，地址码: ROM : 0000 0000 0000 00000001 1111 1111 1111 RAM : 0010 0000 0000 0000 由8K8位芯片构成16K16位 需要4片芯片，构成两个8K16位单元 记为RAM1，RAM2,ROM：地址空间为(00001FFF)

12、16RAM：起始地址为（2000）16,RAM : 0010 0000 0000 0000 RAM1、RAM2： 8K16位 每个单元为13根地址线 RAM1: 0010 0000 0000 0000 0011 1111 1111 1111 RAM2: 0100 0000 0000 0000 0101 1111 1111 1111,0101 1111 1111 1111,解：CPU地址总线A15-A0,共16根地址线，地址码: ROM : 0000 0000 0000 00000001 1111 1111 1111 即：(00001FFF)16 RAM1: 0010 0000 0000 000

13、00011 1111 1111 1111 即：(20003FFF)16 RAM2: 0100 0000 0000 00000101 1111 1111 1111 即：(40005FFF)16 共16根地址线： 0000 0000 0000 00001111 1111 1111 1111 还剩下 0110 0000 0000 00001111 1111 1111 1111为空闲区 即：(6000FFFF)16,解: (1),7.某机器中，已知配有一个地址空间为(00001FFF)16的ROM区域，现在用一个SRAM芯片（8K8位）形成一个16K16位的RAM区域，起始地址为（2000）16 。假

14、设SRAM芯片有CS和WE控制端，CPU地址总线A15-A0 ，数据总线为D15-D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求： （1）满足已知条件的存储器，画出地址码方案。,FFFF,64K-8K-8K-8K=40K,空闲区,解：CPU地址总线A15-A0,共16根地址线，地址码: ROM : 0000 0000 0000 00000001 1111 1111 1111 RAM1: 0010 0000 0000 00000011 1111 1111 1111 RAM2: 0100 0000 0000 00000101 11

15、11 1111 1111 最高1位A15空闲，A14、A13状态如下： 00：ROM 01：RAM1 10：RAM2,（2）画出ROM与RAM同CPU连接图。,（2）画出ROM与RAM同CPU连接图。,ROM,RAM1,RAM2,RAM3,RAM4,芯片有CS和WE控制端， CPU地址总线A15-A0 ，数据总线为D15-D0 ，控制信号为R / W（读 / 写），MREQ,RAM：8K8位16K16位,RAM11,RAM12,RAM21,RAM22,位扩展 RAM1:8K16位,位扩展 RAM2:8K16位,字扩展 8K扩展为16K,A13 A14,D15D8,D15D8,D7D0,D7D0

16、,A12A0,A12A0,CS,CS,CS,CS,A15,8K8,8K8,RAM+ROM,RAM11,RAM12,RAM21,RAM22,A13 A14,D15D8,D15D8,D7D0,D7D0,A12A0,A12A0,CS,CS,CS,CS,A15,ROM,CS,D15D0,A12A0,MREQ,00,01,10,35,8、设存储器容量为64M，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。存储周期T=100ns，总线传送周期=50ns。问顺序存储器和交叉存储器的带宽各是多少?,解：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是： q=64b8=512b 顺序存储器和交叉存储器连续读出8个字所需的时间分别是： t1=mT=8100ns=810-7s t2=T+(m-1)t=100ns+750ns=450ns=4.510-7s 顺序存储器和交叉存储器的带宽分别是： W1=q/t1=512b(810-7)s=64107b/s W2=q/t2=512b(4.510-7)s=113.8107b/s,36,解：h=Nc/（Nc+Nm）=2420/(2420+80)=0.968 1、 r=tm/tc=240ns/40ns=6 e=1/(r+(1-r)h)=1/(6+(1-6)0.968)