第8讲-外部特性及总线技术.ppt

1、2、2、微处理器的外部功能、最低配置的基本针和总线形成最低配置的总线计时、计划时间：4/46，2.1 8086(8)针信号和总线形成、针信号中出现的外部功能、学习时应特别注意以下事项：针功能信号的流有效三级状态能力，针信号的定义，作用；通常以英文单词或缩写表示，信号从芯片输出到外部，从外部输入芯片输出，或双向，工作逻辑级别高，低级别有效上升，低边缘有效，正常低级别，除高级别外，高电阻的第三种状态，2.1.1 8086两种配置模式，两种配置是两种不同规模的应用系统最小配置小型应用程序系统8086本身提供所有系统总线信号最大配置模式。例如，数值鼻处理器8087 8086和总线控制器8288共同形成

2、系统总线信号，2.1.1 8086的两种配置模式(继续)，两种配置都使用MN/MX*针脚进行MN/MX*连接高级最小配置模式MN/MX*连接低级最大配置模式在两种配置中与内部操作没有区别。IBM PC/XT使用最小配置扩展基本原理。最低配置用于在由单个微处理器组成的系统中，8086生成系统所需的所有控制信号。最大配置用于多处理器系统中，8086不提供直接控制信号。控制信号主要由总线控制器8288形成，1，8086的两种配置，1。数据和地址针、AD7AD0(地址/数据)地址/数据分时多路复用针、双向、三种状态在访问内存或外围设备的总线操作周期中，这些针是第一时钟周期输出存储或I/o端口的低8位地

3、址A7A0其他时间的8位数据D7D0，1。数据和地址针脚(继续1)、A15A8(地址)的中间8位地址针脚、输出、三态存储或外围设备访问20位地址中的8位地址A15A8，1。数据和地址针脚(续2)、A19/S6A16/S3(地址/状态时分多路复用针脚，输出，3状态这些针脚从访问内存的第一个时钟访问高4位地址A19A16外围设备的第一个时钟开始全部输出低级别(请参阅读取和写入控制针、允许地址锁定、输出、3状态、高级别有效以太针，如果指示高有效性，则多路复用针：在从AD7AD0和A19/S6A16/S3传输地址信息的过程中，这些多路复用针会在短时间内显示地址信息读写控制针(继续1)、输入和输出/内存

4、(Io/-m)I/O或存储访问、输出、3状态针输出的高水平意味着CPU将访问I/O端口；地址总线A15A0为16位此针脚输出较低的级别表示CPU访问存储，地址总线A19A0提供20位存储地址。2.读写控制针(续2)、-WR(写)写控制、输出、3状态，如果低级别有效，CPU将数据写入存储或I/O端口-RD(读)读控制，如果输出、3状态、低级别有效，CPU将存储读写控制针脚(续3)、IO/-M、-WR和-RD通过3个最基本的控制信号的组合实现4个基本总线操作(周期)、2。读写控制针脚(续4)、就绪存储或I/O端口就绪、输入、高水平有效总线工作周期期间，8088 CPU在第三个时钟周期的前端测试针脚

5、。如果CPU直接进入第四个时钟周期测量为无效，则CPU将在备用周期Tw CPU处于待机周期时继续监视就绪信号，如果有效，则进入第四个时钟周期。否则，继续插入备用周期Tw。，2 .读写控制针(续5)，-数据启用(DEN)数据表示，如果输出、3状态、行级有效，数据正在当前数据总线上传输，因此数据总线的驱动数据传输/接收(DT/-R)数据传输/输出，3状态此信号表示，当前总线上的数据流向较高的级别时，CPU输出(传输)从较低的级别接收数据输入CPU(接收)，2。读写控制针脚(续6)，-System Status 0(SS0)最小配置模式下的状态输出信号指示与IO/-M和DT/-R在一起。以最低配置编

6、码表示CPU的8种操作状态。1.手指(000)5。中断响应(100) 2。内存读取(001) 6。I/O读取(101) 3。存储写入(010) 7。I/O写入(110) 4。过渡状态(011) 8。暂停(111)，与最大配置比较，3 .中断请求和响应针，中断请求(intr)屏蔽中断请求，如果输入级别高有效，当请求设备向CPU请求请求时，表明中断阻塞的优先级低，通过中断命令CLI清除标志寄存器中的IF标志，屏蔽中断请求，3 .中断请求和响应针(继续1)，-中断关联(INTA)屏蔽中断响应，输出，低级别有效，INTR针指示中断请求由CPU响应，CPU进入中断响应周期中断响应周期连续，每个中断请求都

7、通知外围设备已响应，并将中断矢量编号发送到数据总线3.中断请求和响应针(继续2)、不可屏蔽中断(NMI)无法屏蔽中断请求，如果输入、上升有效，则外部CPU上的不可中断中断请求优先于INTR，并且在CPU内发生未屏蔽系统费翔事态时，这将允许CPU请求不屏蔽中断服务4.总线请求和响应针、HOLD总线裴珉姬(即总线请求)、输入、高级别有效时，总线请求设备将请求CPU拥有总线。信号从有效返回无效，意味着总线请求设备的总线使用结束。这意味着通知CPU收回总线的控制权，4 .总线请求和响应针(续1)、硬盘连接(HLDA)总线保持响应(总线响应)，输出，如果较高级别有效，则表明CPU已响应总线请求并释放总线

8、。控制总线(具有CPU的地址总线、数据总线和三状态输出功能)提供高电阻，这可能会导致总线请求单元错误地接管总线请求信号HOLD。总线响应信号HLDA也变为无效，CPU重新获得总线控制。5.其他针脚、重置请求、输入、高级有效信号工作时，CPU将返回初始状态。如果返回无效，CPU将在重置8088后重新运行CSFFFFH，IP0000H，因此程序门户将使用物理地址FFFF0H，5 .位于其它针脚(继续1)上，clk时钟输入系统通过此针脚向CPU提供内部计时信号。8088的标准操作时钟5MHz IBM PC/XT计算机的8088大约为210ns，5 .其他针脚(续2)、Vcc电源、CPU上的5V电源、

9、CPU上的基本级MN/-MX(最小/最大)配置选择、高级输入时8088针脚在最低配置下工作。相反，8088是最大配置，5 .其他针脚(继续3)、-TEST测试、输入、低阶有效针脚，以及使用WAIT指令CPU执行WAIT指令时，会在每个时脉周期测试这些针脚。否则，继续进行流程踏步和测试。如果适用，程序将重新运行。也就是说，WAIT指令将CPU等待直到针脚有效，以便在使用辅助处理器8087时通过针脚和WAIT指令同步8088和8087操作。CPU针脚是系统汇流排的主要讯号，16位元资料缆线：D0D15 20位元位址线：A0A19控制线：ALE、IO/M*、WR*、RD*、READY INTR、IN

10、TA*、NMI、hoot a*、NMI，“针脚”问题，其中一个问题：CPU针脚如何与外部连接？答案：总线形成，问题2: CPU针脚如何相互协作以实现总线操作和控制系统操作？答案：总线定时，2.1.3最低配置的总线形成，(1)20位地址总线使用三个三状态透明闩锁8282锁定和驱动，(2)使用8位数据总线数据收发器8286驱动，(3)系统控制信号直接从8088针提供，(2)由8位数据总线形成。使用数据收发器8286的双向驱动程序英特尔8286是8位三状态双向缓冲，例如英特尔8287、通用数字集成电路245等，也是通用数字集成电路244等接口电路上常用的三状态单向缓冲是典型的24位三向单向缓冲，是(

11、3)系统控制信号的形成。主要控制信号8088针脚直接提供给8088针脚，因为它包含IO/M*、WR*、RD*等其他信号。其他、2.1.4最大配置的插针定义、8088数据/地址等插针不同于最大配置和最小配置中的某些相同控制信号，主要用于输出操作编码信号。总线控制器8288解码生成系统控制信号：S2*、S1*、S0*3状态信号LOCK*总线阻塞信号QS1、QS0命令队列状态信号RQ*/GT0*、RQ*/GT1*2总线请求/同意信号主要由总线控制器8288确定，MEMR*、MEMW*、IOR*、IOW*、IOW *、INTA*、2.2 8088的总线计时、计时与信号上下级别(有效或无效)变化形成了相

12、互之间的时间顺序关系总线计时说明CPU针脚如何实现总线操作CPU计时确定系统各部件之间的同步和计时，什么是总线操作？2.2 8088总线计时(继续1)，总线操作主要是内存读取，I/O读取操作存储写入，I/O写入操作中断响应操作总线请求和响应操作CPU内部操作，不执行实际外部操作的空闲Ti，总线循环是什么？2.2 8088总线定时(继续2)，总线周期是CPU通过总线操作与外部(存储或I/o端口)交换数据的进程命令周期，在命令通过参考、解码、读取和写入操作计算到完成的进程8088的基本总线周期中需要4个时钟周期，4个时钟周期编号在T1、T2、T3和T4总线周期中也称为时钟周期t需要延长总线周期时，

13、应插入待机状态Tw，何时有总线周期？演示、2.2 8088总线计时(继续3)，所有指令的访问阶段都需要存储读取总线循环。指令代码源操作数的任何指令将导致存储读取总线循环，存储单元目标操作数的所有指令将导致存储写入总线循环仅在IN指令中发生I/O读取总线循环，执行OUT指令以在I/O写入总线循环CPU响应停止时生成中断响应总线循环，同步如何进行？2.2 8088总线计时(继续4)，总线操作执行时间同步的方法采用关键CPU总线周期中的同步计时。当每个部件根据系统时钟信号徐璐不匹配时，快速部件(CPU)将等待状态等待较慢的部件(I/O和存储)CPU和外围接口通常使用异步计时作为响应联系信号执行同步操

14、作。2.2.1最低配置的总线计时，本节表示微处理器最基本的4种总线周期存储读取总线周期存储写入总线周期I/O读取总线周期I/O写入总线周期I/O写入总线周期、存储写入总线周期、T1状态输出20位存储地址A19A0 IO/M*输出低级别、存储操作。ai输出正脉冲、多路复用总线输出地址T2状态输出控制信号WR*和数据D7D0 T3和Tw状态检测数据传输是否可以完成T4状态完成数据传输、I/O写入总线周期、T1状态输出16位I/O地址A15A0 IO/M*输出高水位标记、I/O操作；ai输出正脉冲、多路复用总线输出地址T2状态输出控制信号WR*和数据D7D0 T3和Tw状态检测数据传输是否可以完成T

15、4状态完成数据传输，插入待机状态Tw，插入同步定时等待状态以确定速度差异较大的两部分是否与读写总线周期同步，以及是否插入Tw 1。在T3的最前线检测READY pin是否有效。2.如果READY无效，请在T3和T4之间插入与T3对应的Tw。1.如果READY有效，则执行t状态，T4状态、演示、2.5计算机系统总线、计算机系统使用总线结构。系统的主要部件通过系统总线徐璐连接，传输数据，灵活配置计算机系统，轻松扩展等多种优点的广泛使用总线标准化，使每个部件互连时都能轻松遵循通用总线规范。任何一方都不知道对方的接口方式，但必须根据总线标准的要求实现和完成接口功能。总线接口也是通用接口技术2.5.1微型计算机总线概述；总线连接方法是在微型计算机系统的不同连接级别，在大型集成电路芯片内部(如微处理器的内部总线)主板的微处理器、存储和I/O接口电路之间，主机模板和各种接口模板之间的计算机系统之间，计算机系统和外部设备之间，芯片总线(Chip Bus)，以及芯片级互连芯片总线(也称为本地总线(Local Bus)微处理器)是芯片总线微处理器内部的控制器、计算计数器和寄存器之间的关系，系统主板的CPU、内存和接口电路通常使用芯