第十二讲高性能存储器和高速存储器

1、高速存储器,第3章 存储系统,2,教学内容,高速存储器的概念 获取高速的方法,3,教学要求,理解并掌握双端口存储结构以及逻辑判断。 理解并能计算多交叉存储器的组织形式，读取时间。 掌握相联存储器的工作原理。,4,教学重点与难点,多交叉存储器的计算,5,四 高速存储器,原因：CPU和主存储器在速度上不匹配，而且在一个CPU周期中可能需要用几个存储器字，这便限制了高速计算。 目前解决办法： 主存储器缩短读出时间，或加大字长。 采用并行操作的双端口存储器。 在CPU中和主存储器中加入一个高速缓存器。 在每个存储器周期中存取几个字。,6,1 双端口存储器,双端口存储器：是指同一个存储器具有两组相互独立

2、的读写控制线路,是一种高速工作的存储器。,7,双端口存储器IDT7133,8,双端口存储器的工作方式,无冲突读写的量化,0表示低电平，1表示高电平，表示任意，z表示高阻态。,9,双端口存储器的工作方式,有冲突的读写控制：对同一个存储单元，同时读写而造成的。 解决办法：设置busy线判断优先。 两种不同判断依据： .CE判断:如果地址匹配且在CE之前有效，片上的控制逻辑在CEL和CER之间进行判断来选择端。 .地址有效判断:如果CE在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口。,10,有冲突读写控制讨论,busy初始值是有效电平,11,多模块交叉存储器,存储器的模块化组织：

3、 编址方式： 顺序方式：各模块串行工作，存储器的带宽受到了限制。,12,编址方式,交叉方式：连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。,13,定量分析,四个存储块在一个CPU周期内可以完成多个指令的读取。,14,定量分析,假设：模块字长等于数据总线宽度，模块存取一个字的存储周期为T，总线传送周期为，存储器的交叉模块数为m，连续读取m个字。 顺序方式：t1=mT. 交叉方式：t1=T+(m-1)注：上式成立的条件是T=m。 m=T/称为交叉存取度，要实现流水线方式存取，交叉存储器要求其模块数必须大于或等于m

4、。,若要计算存储器存取N个字的时候，顺序存储方式和交叉存储方式的时间为多少？,15,实例,设存储器容量为4M字，字长为32位，模块数m4，分别用顺序方式和交叉方式进行组织，存储周期T200ns，数据总线宽度32位，总线传送周期为50ns。问顺序存储器和交叉存储器的模块平均存取时间，带宽各是多少？,16,二模块交叉存储器实例,由8个256K4位DRAM芯片组成一个块(256K32位) 由两个块(256K32位)组成一个二交叉模块(512K32位) 由8个二交叉模块(存储体)组成一个存储器(16MB),存储体模块块片,17,存储器接口,8位存储器接口 数据总线是8位，存储器只能按字节编址。 16位

5、存储器接口 2个存储体组成，通过选择信号 实现，如果传送一次16位，两个都选中，如传送的是8位则一个存储体选中。 32位存储器接口 4个存储体组成，有选择信号 实现. 64位存储器接口 8个存储体组成，有选择信号 实现.,18,零等待存取,DRAM芯片的读出是一种破坏性读出，因此在读取之后要立即按读出信息予以充电再生。,19,相联存储器,基本原理：相联存储器是指其中任一存储项内容作为地址来存取的存储器。选用来寻址存储器的子段叫做关键字。 应用：用于存储有关联的内容，在进行读写的时候方便快速找到内容单元。比如：记录。,20,相联存储器的组成,检索寄存器：用来存放检索字 屏蔽寄存器：用来存放屏蔽码

6、 符合寄存器：用来存放按检索项内容检索存储体中与之符合的单元地址 比较线路：把检索项和从存储体中读出的所有单元内容的相应位进行比较 代码寄存器：用来存放存储体中读出的代码,21,课堂练习,1、半导体SRAM靠( )存储信息。DRAM靠（）存储信息。 2、双端口存储器和多体交叉存储器属于（）存储器结构。前者采用（）技术，后者采用（）技术。 3、一个512KB的SRAM存储器，其地址和数据线的总和是（）。,22,课堂练习,4、组成2M8位的内存，可以使用（） A、1M8位进行并联 B、1M4位进行串联 C、2M4位进行并联 D、2M4位进行串联,23,课堂练习,判断： 5、CPU访问存储器的时间是由存储器的容量决定的。（） 6、因为动态随机存储器是破坏性读出，所以必须不断刷新。 7、一般情况下，ROM与RAM在存储体中统一编址。 8、多体交叉存储器主要解决扩充容量问题,24,综合题,9、设有一个1MB容量的存储器，字长32位。 按字节编址，地址寄存器，数据寄存器各为几位？编址范围? 按半字编址，地址寄存器，数据寄存器各为几位？编址范围? 按字编址，地址寄存器，数据寄存器各为几位？编址范围