第6章 时序逻辑电路课件

1、第六章： 时序逻辑电路,曾宪阳 南京工程学院,2,6.1 概述,6.2 时序逻辑电路的分析方法,6.3 计数器,6.4 寄存器,6 时序逻辑电路,6.5 脉冲分配器,6.6 同步时序逻辑电路的设计,3,6.1 概述,定义：时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态，具有记忆功能。 电路组成：存储电路（主要是触发器）必不可少。 组合逻辑电路（门电路）可选。,4,时序逻辑电路功能的表示方法,时序电路的逻辑功能描述方法有： 1）状态转换图 2）状态转换表 3）时序波形图 4）逻辑电路图 上述表示方法在触发器中已有所了解。它们在本质上是相同的，可以互相转换。,时序逻

2、辑电路的典型电路： 计数器、寄存器、脉冲分配器等,5,时序电路按各触发方式不同分类: 同步时序电路：时序电路中，各触发器共用一个时钟信号。在时钟信号作用下，各触发器同时接收信号，同时更新状态。 异步时序电路：时序电路中，触发器可能有一部分有公共的时钟信号，也可能完全没有公共的时钟信号。 在时钟信号作用下，各触发器接收信号和状态更新不是同步发生的。,6,6. 2 时序逻辑电路的分析方法 给定：时序逻辑电路 待求：时序逻辑电路的功能,分析步骤：,给定的时序逻辑电路,列出 时钟 驱动 输出 方程,触发器特性方程,建立状态方程,列状态表,检查自启动,说明电路逻辑功能,7,同步时序逻辑电路分析举例,例1

3、 分析下述同步时序逻辑电路。,解:写出每个触发器的驱动方程及电路输出方程,8,2、求电路的状态方程,同步时序逻辑电路分析举例,解:写出每个触发器的驱动方程及电路输出方程,9,3、由状态方程、输出方程列出状态转换表,10,11,无效循环状态,有效循环状态,该电路是具有自动启动能力的电路,12,13,14,15,16,17,例3：分析下图异步时序逻辑电路的逻辑功能,18,19,3、状态转换表,20,4、状态转移图,21,计数器：用以计录输入时钟脉冲CP个数的电路。 用做分频器。 用做以定时器。 计数器的分类：,6.3 计数器,（1）按计数器循环模数（计数长度）分 二进制计数器： 十进制计数器：,任

4、意进制计数器：除上述两种之外的其它进制 计数器。,10,N,=,22,（2）按计数增减分 加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。 减法计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。 加/减计数器：在加/减控制信号作用下，可递增计数，也可递减计数的电路，称作加/减计数器，又称可逆计数器。,23,6.3.1 同步计数器 1）同步二进制加法计数器 P122 2）同步十进制加法计数器 P123 3）同步N进制计数器 P125,（3）按计数器触发方式分 异步计数器：各触发器的时钟脉冲不完全相同，状态更新有先有后。 同步计数器：各触发器的时钟脉冲完全相同，状态更新同时完

5、成。,24,6.3.3 行波计数器,行波计数器：异步二进制计数器。,6.3.2 异步计数器 1）异步二进制计数器 P127 2）异步十进制减法计数器 P128,以图6-19 所示异步2位二进制计数器为例说明。（P129）,25,加计数,减计数,26,行波计数器构造方法：,（1）根据计数器的模确定触发器的个数。如模8计 数器，需要3个触发器。 （2）每个触发器都接成具有翻转功能的触发器。各种触发器激励端的连接如表6.10所示。 （3）各种触发器时钟端的连接如表6.10所示。,27,表 6.10 异步二进制计数器的级间连接规律,28,6.3.4集成计数器及其应用,29,状态输出,并行输入,进位输出

6、,使能端,1）典型集成计数器芯片功能介绍 （1）74LS163 4位二进制同步加法计数器，同步清零、置数。,CP输入,30,同步清零,同步置数,31,异步清零,（2）74LS161 4位二进制同步加法计数器 异步清零，同步置数。,同步置数,32,异步清零,（3）74LS160 8421编码的十进制同步加法计数器。异步清零，同步置数。,同步置数,33,（4）74LS190 和74LS191 74LS190 ：8421编码的十进制可逆计数器。 74LS191 ：4位二进制可逆计数器。,34,35,2） 集成计数器的应用,（1）集成计数器的级联,级联又称串联，有两种形式： 同步级联 P137 图6.

7、28 P137 图6.29（a) 异步级联 P137 图6.29（b),36,同步级联,计数长度,图6.28 二片集成十进制加法计数器同步级联,37,同步级联,38,异步级联,图6.29 (b) 二片集成四位二进制加法计数器异步级联,39,集成计数器构成任意进制计数器,两种方法： 1、复位法（反馈归零法） 利用清零端 构成任意进制计数器。 2、置数法,40,（2）复位法（反馈归零法）,复位法又有两种：同步复位法；异步复位法。 同步复位法 P138 适用于具有同步清零端的集成计数器，如74163。,例：用74163构成十二进制计数器。,41,例：用74161构成十二进制计数器。,异步复位法P13

8、8 适用于具有异步清零端 的集成计数器， 如74160、74161等。,42,归纳复位法构成任意进制计数器步骤： （1）写二进制代码或8421BCD码 同步： N-1 如 异步： N 如,（3）画逻辑图,43,（3）置数法 P139,利用同步置数端LD 构成任意进制计数器。,置数法构成任意进制计数器步骤： （1）写二进制代码或8421BCD码 同步置数： N-1,（2）写LD 的表达式,（3）画逻辑图,44,例：用74161构成十二进制计数器。（计数分别从0000和0010开始）,（1）计数从0000开始,（N-1）=（12-1）10=（11）10=（1011）2,45,（2）计数从0010开

9、始,（N-1）=（12+2-1）10=（13）10=（1101）2,46,1.分类：寄存器通常分为两大类,数据寄存器：存放二进制数码、运算结果或指令等信息的电路。 移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。,2.组成：触发器和门电路。,一个触发器能存放一位二进制数码； N个触发器可以存放N位二进制数码。,47,6.4.1数据寄存器,数码寄存器：存储二进制数码的时序电路,CP：接收脉冲（控制信号输入端),输出端,数码输入端,48,6.4.2移位寄存器,1）移位寄存器的工作原理,右移寄存器：D触发器组成的4位右移寄存器 右移寄存器的结构特点：左边触发

10、器的输出端接右邻触发器的输入端。,49,1011,50,右移寄存器的时序图：,51,左移寄存器P142图6-37,双向移位寄存器P143,将右移寄存器和左移寄存器组合起来，并引入一控制端便构成既可左移又可右移的双向移位寄存器。,52,当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；,其中，DSR为右移串行输入端，DSL为左移串行输入端。,当S=0时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。,53,2）移位型计数器,（1）环形计数器 （2）扭环形计数器,3）集成移位寄存器,（1）74LS164,（2）74LS179,（3）74LS194,74L

11、S194: 4位双向移位寄存器，串行/并行输入， 串行/并行输出，异步清零，同步预置。,54,74194为四位双向移位寄存器,Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。,DSL 和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。,55,56,4）集成移位寄存器的应用（3）移位型计数器, 环形计数器 P149 图6.51,57,扭环形计数器 P150 图6.53,58,6.5脉冲分配器,功能：产生在时间上有先后顺序的脉冲。 组成：由计数器和译码器组成。,59,6 .6 同步时序逻辑电路的设计,设计: 给定设计要求 待求时序逻辑电路,设计步骤

12、： （1）根据设计要求作出原始状态图或状态表。,（2）状态化简。消去重复的状态（等价状态）。,（3）状态分配，又称状态编码。即把一组适当的二进制代码分配给简化状态图（或表）中各个状态。,60,（4）选择触发器的类型和数目。,（5）求状态方程和输出方程。 （6）求驱动方程。,（7）根据输出方程和驱动方程画出逻辑图。,（8）检查电路能否自启动。,61,例 6.5 设计一个同步5进制加法计数器 （P154）,(1）根据设计要求，建立原始状态图 五进制加法计数器应有五个状态图,S,0,S,1,S,2,S,3,S,4,S,0,S,1,S,2,S,3,S,4,S,0,S,1,S,2,S,3,S,4,S,0

13、,S,1,S,2,S,3,S,4,S0,S1,S2,S3,S4,62,（2）状态分配，列状态转换编码表。,63,状态分配：,S0=000,S1=001,S2=010,S3=011,S4=100,64,画出电路,（3）选择触发器。,（4）求状态方程和输出方程。,选用3个JK触发器。,次态卡诺图,65,Q,n,1,Q,0,n,2,Q,n,1,0,0,0,0,00,01,11,10,1,0,Q2n+1,66,67,状态方程：,（5） 求各驱动方程,输出方程：,68,（6）画逻辑图,69,将无效状态101、110、111代入状态和输出方程计算，得到完整的状态图。可见，电路能够自启动。,（7）检查能否自启动,70,S0初始状态或没有收到1时的状态；,例 6.6 设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1或三个以上1时，该电路输出Y=1，否则输出Y=0。,（1）根据设计要求，设定原始状态,S1收到一个1后的状态；,S3连续收到三个1或三个以上1后的状态。,S2连续收到两个1后的状态；,71,（2）画出原始状态图,72,（3）状态化简 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图。,73,（4）状态分配，状态编码,该电路有3个状态，可以用2位二进制代码组合 （00、01、10、1