FPGA基础知识PPT课件

1、.1，FPGA基础知识，2，主要内容，部件结构FPGA/CPLD ASIC/FPGA软核心硬核设计流程，3，部件结构，FPGA演化过程，E2PGA SOPC，4，PROM，PROM/EPROM/E2 PROM PROM :可编程只读内存，通过专用刻录机进行编程；编程后无法清除信息。EPROM:紫外线可擦除只读内存，关于光擦除编程E2PROM:电气可擦除内存。PLD/GAL PLD:可编程逻辑阵列GAL:通用逻辑阵列；PLD/GAL基于And或结构使用e2prom过程，主要用于替代早期的74系列门电路芯片，灵活性相对较大。5，CPLD，CPLD/EPLD CPLD 3360复杂可编程逻辑设备EP

2、LD:附加可编程逻辑设备；CPLD可以基于产品项目结构使用e2prom或闪存进程来维护断电配置信息，主要应用于接口转换、IO扩展、总线控制等。CPLD结构主要由可编程IO单元、基本逻辑单元和电缆池矩阵组成。可编程IO设备：可以设置收集器打开输出、摆动速度控制、三态输出等。基本逻辑单位：主要指产品项目阵列。实际上，在实现and逻辑的情况下，每个交叉点都是可编程保险丝and数组。以下产品项目选择矩阵是or数组：两者共同完成组合逻辑。配线矩阵：用于输入和输出互连。针脚-针脚延迟是固定的，因为线管长度是固定的。6，CPLD部件结构，MAX7000 CPLD内部结构，宏单位，7、巨集单位(产品项目)、阵

3、列、8、产品项目结构或阵列，D)=A*C*！D B*C*！d；PLD实现、10、FPGA、FPGA(现场可编程网关设备):现场可编程逻辑设备FPGA基于祖怀表触发器结构、SRAM过程、闪存或半熔丝过程。主要采用高速高密度数字电路设计。FPGA包括可编程输入/输出设备、基本可编程逻辑设备、嵌入式块RAM、丰富的布线资源(时钟/长线/短线)、基本嵌入式功能单元，以及内置专用硬核。目前市场上使用比较广泛的FPGA芯片主要来自Altera和Xilinx。还有其他制造商的低端芯片(Actel、Lattice)。11、FPGA部件结构可编程输入/输出设备可编程逻辑单元嵌入式块RAM电缆资源基本嵌入式功能单

4、元；12、FPGA零件结构、Xilinxspatan-3零件结构、13，Altera FPGA部件结构可编程输入/输出设备可编程逻辑单元内置块RAM电缆资源基本内置功能单元，15、可编程输入/输出设备可编程I/O、OC语句、三态语句、双向IO、单端差等，支持多种I/O标准，包括LVTTL、LVCOMS、SSTL、LVDS、HSTL和PCI、16、Altera设备IOE结构、常规IO结构、17，Xilinx设备IOB结构，DDR IO结构，18，FPGA设备结构可编程输入/输出设备可编程逻辑单元内置块LUT是4输入祖怀表，通常是使用LUT-6结构的高级部件(Xilinx V5)。LUT是16x1

5、的RAM结构FF(可以通过4位地址线查看)是可编程触发器，可以配置为同步和异步重置、同步和异步位置、功能、装载等功能触发器。20、le/slice、基本逻辑单元LE/SLICE、altera : le、Xilinx 3360 slice、21，lab/clb，可编程逻辑块FPGA部件结构可编程输入/输出设备可编程逻辑设备嵌入式块RAM电缆资源基本嵌入式功能单元，23、BRAM、嵌入式块RAM嵌入式块RAM可配置的单/双端口RAM、伪双端口RAM、ROM、FIFO、SHIFT、CAT块RAM大小因制造商而异。altera:m512、M4K、m-RAM(512k)Xilinx:18k bit l

6、attic:9k bit，完全分离的读写端口，24，长期资源：用于银行或嵌入式功能单元的高速信号或辅助全局时钟的布线短线路资源：用于逻辑单元之间的逻辑互连和布线。26，FPGA设备结构可编程输入/输出设备可编程逻辑单元嵌入式块RAM电缆资源基本嵌入式功能单元，27，基本嵌入式功能块主要为PLL/DPLL、DCM、DSP48、乘法器、嵌入式硬核/Xilinx:DCM、DSP48/48E、DPLL、Multiplier等，28，PLL/DCM，PLL/DCM，altera 3360 PLL，Xilinx 3360 DCM，29，内部专用硬盘核心是指高速串行收发器：GMAC、SERDES、PCIe等

7、：Xilinx:GMAC、SERDES、PCI、GTX、grxatera: GMAC、SERDES，30 Xilinx:edk/System generator/MATLAB/Accel DSP/model simaltera:SOPC builder/DSP builder/MATLABv、Simulink、modelsim、32，FPGA和CPLD之间的区别，流程/结构/延迟/分隔挥发性强，需要电力装载过程。广泛应用于复杂算法、队列调度、数据处理、高性能设计、大容量缓存设计等领域。CPLD基于E2PROM流程，集成较低，使用MicroCell(包括组合部分和寄存器)作为基本单元。具有非挥发

8、性特性，可以重写。FPGA广泛应用于粘合逻辑、地址解码、简单控制、FPGA加载等设计，基于丰富的触发器结构，适用于时间序列逻辑设计。CPLD基于产品项结构，适用于算法和组合逻辑设计。由于CPLD的布线结构，时序延迟均匀且可预测。FPGA可以编程任意次数，在工作时可以快速编程，实现主板和系统级别的动态配置。，33，FPGA/ASIC，开发周期/风险/人员ASIC开发周期长，开发困难，开发风险高，灵活性低，没有可编程性。FPGA开发周期短，难度相对小，可编程性和灵活性高，可以降低开发风险。开发流程ASIC开发流程：设计输入/逻辑集成/功能模拟/布局计划/布局布线/参数提取/布局后模仿FPGA开发流

9、程：设计输入/功能模拟/逻辑集成/布局布线/时间模拟/下载文件生成代码样式ASIC:代码最简单，门级FPGA: RAM/MUL/DPLL等可以直接使用，FF等可以大量使用，手表有专用的时钟BUF，可以驱动。34，设计过程，设计输入，功能模拟，集成优化，布局布线，计时模拟，下载调试，HDL语言包括verilog、systemvlog和VHDL功能模拟，以确保设计计时符合要求。工具包括模型、Activehdl、NC-Verilog/Vhdl、每个制造商的独特工具等；模块行为模拟模型调用、RTL代码、测试库文件、测试数据、功能模拟、等集成工具包括synplify Pro、DC compile和每个制造商自己的工具。RTL代码，集成优