基础硬件综合设计硬连线控制器CPU设计

1、武汉工程大学 计算机科学与工程学院综合设计报告设计名称： 基础硬件综合设计 设计题目： 硬连线控制器CPU设计 学生学号： 专业班级： 学生姓名： 学生成绩： 指导教师（职称）： 完成时间： 武汉工程大学计算机科学与工程学院 制说明：1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生；四、五两项（中英文摘要）由学生在完成综合设计后填写。2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。3、指导教师评语一栏由指导教师就学生在整个综合设计期间的表现、设计完成情况、报告的质量及答辩等方面，给出客观、全面的评价。4、所有学生必须参加综合设计的答辩环节。凡不参加答辩者，

2、其成绩一律按不及格处理。答辩小组成员应由2人及以上教师组成。5、报告正文字数一般应不少于5000字，也可由指导教师根据本门综合设计的情况另行规定。6、平时表现成绩低于6分的学生，其综合设计成绩按不及格处理。7、此表格式为武汉工程大学计算机科学与工程学院提供的基本格式（适用于学院各类综合设计），各教研室可根据本门综合设计的特点及内容做适当的调整，并上报学院批准。答辩记录表学生姓名： 学号： 班级： 答辩地点： 答辩内容记录：答辩成绩合计分值各项分值评分标准实际得分合计得分备注2510在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地

3、回答教师所提出的问题。答辩小组成员（签字）： 年 月 日成绩评定表学生姓名： 学号： 班级： 类别合计分值各项分值评分标准实际得分合计得分备注平时表现1010按时参加综合设计，无旷课、迟到、早退、违反实验室纪律等情况。完成情况3020按设计任务书的要求完成了全部任务，能完整演示其设计内容，符合要求。10能对其设计内容进行详细、完整的介绍，并能就指导教师提出的问题进行正确的回答。报告质量3510报告文字通顺，内容翔实，论述充分、完整，立论正确，结构严谨合理；报告字数符合相关要求，工整规范，整齐划一。5课题背景介绍清楚，综述分析充分。5设计方案合理、可行，论证严谨，逻辑性强，具有说服力。5符号统一

4、；图表完备、符合规范要求。5能对整个设计过程进行全面的总结，得出有价值的结论或结果。5参考文献数量在3篇以上，格式符合要求，在正文中正确引用。答辩情况2510在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。总评成绩指导教师评语指导教师： （签字） 日期： 年 月 日一、综合设计目的、条件、任务和内容要求：基于Verilog HDL或者中小规模数字集成电路芯片，使用Quartus II或者Multisim软件仿真，设计一个硬连线控制器CPU，要求如下：1、CPU字长不少于4位；2、至少实现4条指令（ADD、M

5、OV、LD和ST），最短指令长度不少于4位；3、CPU外部地址总线和外部数据总线均不少于4位。设计完成的CPU应通过Quartus II或者Multisim仿真验证。设计在安装了Quartus II 7.0或者Multisim 10.0以上版本的PC上通过仿真方式进行。二、进度安排： 三、应收集资料及主要参考文献：1 毛法尧.数字逻辑（第2版）M.北京：高等教育出版社，2008.2 康华光.电子技术基础.数字部分（第5版）M.北京：高等教育出版社，2008.3 白中英，戴志涛.计算机组成原理（第5版）M.北京：科学出版社，2013.4 唐朔飞.计算机组成原理（第2版）M.北京：高等教育出版社，

6、2008.5 吴戈.Verilog HDL与数字系统设计简明教程M.北京：人民邮电出版社，2009.四、摘要：随着网络时代的到来，网络通信、信息安全和信息家电产品将越来越普及，而CPU正是所有这些信息产品中必不可少的部件。CPU英文全称是Central Processing Unit，我们翻译成中文也就是中央处理器。CPU从雏形出现到发展壮大的今天，由于制造技术的越来越先进，在其中所集成的电子元件也越来越多，上万个，甚至是上百万个微型的晶体管构成了CPU的内部结构。CPU的内部结构可分为控制单元，逻辑单元和存储单元三大部分。本次设计完全用硬连线描述CPU的各个部件，在Multisim中将各个芯

7、片连接起来形成一个简单的微处理器，加上一些外围模块来实现一些功能。本次设计在合理性与实用性上没有考虑，只是为了达到技术指标，从原理上完成了一个简单的CPU设计。运用在“数字电路与逻辑设计”课程中学过的基本理论知识，设计并用可编程逻辑器件实现一个简单的四位操作数的微处理器。完成微处理器硬件系统设计和指令系统设计两方面的任务，使微处理器能够实现两个不带符号位的四位二进制数相加等功能。关键字：CPU；控制单元；运算器五、Abstract：With the advent of the Internet era, network communication, information security a

8、nd information appliances will become more and more popular, and CPU is an essential component in all of these information products. CPU English full name is Central Processing Unit, we translate also is the central processor. CPU from the prototype appears to develop today, because the more advance

9、d manufacturing technology, in which the integrated electronic components are more and more, tens of thousands, even millions of tiny transistors constitute the internal structure of the CPU. The internal structure of CPU can be divided into the control unit, logic unit and a storage unit three part

10、s.The design of a complete description of the components of CPU with hard wired, Multisim will be the individual chips are connected together to form a simple microprocessor, plus some peripheral modules to realize some function. This design is not considered in the rationality and practicality, onl

11、y to achieve the target, from the principle to complete a simple CPU design.Using the basic theory of knowledge in the digital circuit and logic design course in middle school before, programmable logic device to implement a simple four bit operand microprocessor can be used to design and. Complete

12、microprocessor hardware system design and instruction system design of the two aspects of the task, the microprocessor can achieve two with four bit binary number sum symbol bit function.Keywords: CPU; control unit; operator目 录目 录I摘 要IIAbstractIII第一章 课题背景11.1 课程设计的目的11.2 课程设计的要求1第二章 设计简介及设计方案论述12.1

13、设计方案12.2 框图设计2第三章 详细设计43.1 指令操作43.2 系统基本模块划分53.3 CPU的运算器63.4 CPU的控制器7第四章 设计结果及分析94.1总电路设计图94.2运算通路实现104.3存储器部分实现114.4选择电路的实现124.5时序电路的实现13致 谢18参考文献19附 录20摘 要随着网络时代的到来，网络通信、信息安全和信息家电产品将越来越普及，而CPU正是所有这些信息产品中必不可少的部件。CPU英文全称是Central Processing Unit，我们翻译成中文也就是中央处理器。CPU从雏形出现到发展壮大的今天，由于制造技术的越来越先进，在其中所集成的电子

14、元件也越来越多，上万个，甚至是上百万个微型的晶体管构成了CPU的内部结构。CPU的内部结构可分为控制单元，逻辑单元和存储单元三大部分。本次设计完全用硬连线描述CPU的各个部件，在Multisim中将各个芯片连接起来形成一个简单的微处理器，加上一些外围模块来实现一些功能。本次设计在合理性与实用性上没有考虑，只是为了达到技术指标，从原理上完成了一个简单的CPU设计。运用在“数字电路与逻辑设计”课程中学过的基本理论知识，设计并用可编程逻辑器件实现一个简单的四位操作数的微处理器。完成微处理器硬件系统设计和指令系统设计两方面的任务，使微处理器能够实现两个不带符号位的四位二进制数相加等功能。关键字：CPU

15、；控制单元；运算器AbstractWith the advent of the Internet era, network communication, information security and information appliances will become more and more popular, and CPU is an essential component in all of these information products. CPU English full name is Central Processing Unit, we translate also

16、is the central processor. CPU from the prototype appears to develop today, because the more advanced manufacturing technology, in which the integrated electronic components are more and more, tens of thousands, even millions of tiny transistors constitute the internal structure of the CPU. The inter

17、nal structure of CPU can be divided into the control unit, logic unit and a storage unit three parts.The design of a complete description of the components of CPU with hard wired, Multisim will be the individual chips are connected together to form a simple microprocessor, plus some peripheral modul

18、es to realize some function. This design is not considered in the rationality and practicality, only to achieve the target, from the principle to complete a simple CPU design.Using the basic theory of knowledge in the digital circuit and logic design course in middle school before, programmable logi

19、c device to implement a simple four bit operand microprocessor can be used to design and. Complete microprocessor hardware system design and instruction system design of the two aspects of the task, the microprocessor can achieve two with four bit binary number sum symbol bit function.Keywords: CPU;

20、 control unit; operator第一章 课题背景1.1 课程设计的目的基础硬件综合设计的主要任务是通过动脑和动手解决计算机设计中的实际问题。综合运用所学计算机组成原理知识，在掌握部件单元电路实验的基础上，进一步将其组成系统构造一台基本的模型计算机，掌握整机概念，并设计机器指令系统，在所设计的模型计算机上调试运行。通过一台模型机的设计过程，明确计算机的控制原理与控制过程，巩固和灵活应用所学的理论知识，掌握计算机组成的一般设计方法，提高学生设计能力和实践操作技能，为从事计算机研制与设计打下基础。1.2 课程设计的要求基于Verilog HDL或者中小规模数字集成电路芯片，使用Quar

21、tus II或者Multisim软件仿真，设计一个硬连线控制器CPU，要求如下：1、CPU字长不少于4位；2、至少实现4条指令（ADD、MOV、LD和ST），最短指令长度不少于4位；3、CPU外部地址总线和外部数据总线均不少于4位。设计完成的CPU应通过Quartus II或者Multisim仿真验证。设计在安装了Quartus II 7.0或者Multisim 10.0以上版本的PC上通过仿真方式进行。第二章 设计简介及设计方案论述2.1 设计方案设计一个4位CPU：采用硬连线控制方式，寄存器寻址方式。整个CPU系统以控制器为中心，负责指令的译码及发出各种相关控制信号。节拍发生器控制着整个系

22、统的时钟信号，系统的相关部件在统一的时钟信号控制下发挥自己的作用。此次设计的系统没有流水和Cache，CPU的结构还是比较简单的。主要的部件就是算逻单元ALU、控制逻辑、通用寄存器组、指令寄存器IR、地址寄存器AR、程序计数器PC、节拍发生器以及一些数据选择器和译码电路。计算机完成一条指令的过程，以取址指令为例。123567894(4)CU控制单元主存储器MDRMAR存储体CPUPC控制器IR运算器MQACCALUXI/O设备2.2 框图设计先确定CPU所要实现的功能，根据寄存器等的情况划分指令格式，然后根据功能写出指令，根据不同指令的特点将它们分组并确定操作码；接下来设想每条指令的执行过程，

23、需要哪些硬件支持，最后确定整个CPU的逻辑结构图。ALUXYR0R1IRIDCMPCARMACC图 2.2 CPU的逻辑结构图微地址字段. 微命令字段译码器微命令序列. 微指令存储器uAR指令代码IRPC微地址形成电路微地址寄存器uAR控制存储器CM图2.1微程序执行基本框图第三章 详细设计3.1 指令操作指令的执行步骤可概括如下：读取指令：从AR中读取指令地址，修改PC使其指向下一条将要执行的指令。分析指令：对这条指令进行分析，指出该指令要完成什么样的操作，并按寻址特征指明操作数的地址。执行指令：根据操作数所在的地址以及指令的操作码完成某种操作。图 3.1 单周期CPU指令处理过程1指令格式

24、模型机采用定长指令格式，每条指令4位长，操作码占2位（4种指令类型），两个操作数各占1位，操作码占32位，操作数占第10位。寄存器寻址时，操作数位置上是寄存器号。涉及到的操作有LOAD、ADD、STA、MOV。OP寄存器号寄存器号表3-1 指令类型2指令类型操作编码含义ADD00加STA01存储 寄存器到内存LOAD10加载MOV11移动 寄存器到寄存器表3-2 指令类型3通用寄存器寄存器编号R00R11表3-3 寄存器编号4指令执行顺序内存号指令描述0LOAD R0读取R0寄存器内容1ADD R0 R1 将R0寄存器内容与R1寄存器内容相加2STA R3把R3寄存器内容放入内存3MOV R0

25、将R0寄存器内容移动到R1寄存器中表3-4 要做的机器指令3.2 系统基本模块划分整个系统可划分为控制器CU，寄存器，ALU，数据选择器，相关时序部件及组合逻辑部件，总线和主存等。整个CPU系统以控制器为中心，负责指令的译码及发出各种相关控制信号。节拍发生器控制着整个系统的时钟信号，系统的相关部件在统一的时钟信号控制下发挥自己的作用。此次设计的系统没有流水和Cache，CPU的结构还是比较简单的。主要的部件就是算逻单元ALU、控制逻辑、通用寄存器组、指令寄存器IR、地址寄存器AR、程序计数器PC、节拍发生器以及一些数据选择器和译码电路。运算器方面，由一个ALU部件进行简单的算术加运算。与之相关

26、的还有寄存器组和数据选择器。2个4位的通用寄存器X,Y是参与运算的数据的来源，运算结果送入累加器ACC中暂存，再送入总线，存入通用寄存器中。控制器方面，使用了组合逻辑控制器，这也是当前RISC类型计算机普遍选用的控制器方案。它的基本运行原理是，用组合逻辑门线路直接提供控制计算机各功能部件协同运行所需要的控制信号。其优点是，形成这些控制信号所必需的线路延迟时间少，对提高系统运行速度有利，并且由于使用了大规模现场可编程器件，这些逻辑线路的设计和修改变得非常简单易行。组合逻辑控制器主要由4个部件组成：程序计数器PC，用来存放当前欲执行指令的地址；指令寄存器IR，用来存放当前的指令；节拍发生器，用于标

27、记出每条指令的各执行步骤的相对次序关系；控制逻辑CU，或称时序控制信号产生部件，它根据指令内容（由IR提供）和指令的执行步骤（由节拍发生器提供）及其他一些条件信号（标志寄存器输出），形成并提供出计算机各部件当前时刻要用到的控制信号，用以控制所有被控对象。CPU内部结构框架图为：图 3.2 CPU内部结构框架图3.3 CPU的运算器运算器包括通用寄存器组和一个算术逻辑单元（ALU）。本次实验的运算器，只要求实现加法操作，下面简要的分析一下这种结构的运算器加法运算的操作过程。X表示X寄存器，X表示X寄存器中的内容；Y表示Y寄存器，Y表示Y寄存器中的内容；ACC表示累加器，ACC表示累加器中的内容。

28、将运算器X,Y中的操作数X，Y，将被加数和加数相加，结果保留在ACC中。加法操作过程为：XXYYX+YACC加法运算流程图为：将参与运算的操作数分别放入寄存器X和Y中。ALU进行加法运算，结果存入暂存器Z中。将暂存器Z中结果经总线送回指定寄存器中。图3.1加法运算流程图ALU运算流程图：图3.2 ALU运算流程图3.4 CPU的控制器控制器是计算机的神经中枢，由它指挥各部件自动、协调地工作。具体而言，它首先要命令存储器读出一条指令，称为取址过程。接着，它要对这条指令进行分析，指出该指令要完成什么样的操作，并按寻址特征指明操作数的地址，称为分析过程。最后根据操作数所在的地址以及指令的操作码完成某

29、种操作，称为执行过程。此次实验设计的CPU的控制器由程序计数器PC、指令寄存器IR、地址寄存器AR、组成。程序计数器PC功能：时序逻辑器件，4位寄存器，能够读取指令内容以及进行自增运算。PC为程序计数器，存放现行指令的地址，具有计数功能。在设计中用74LS162计数器来实现PC自增，所以PC的运行结果直接送入总线即可得到下一条指令的地址。地址寄存器AR和指令寄存器IR功能：这两个寄存器都是4位的寄存器，地址寄存器用于存放要读写的内存地址单元的地址，输出送往总线，输入可能为PC内容，也可能为ALU的输出（对读写内存指令）；指令寄存器存放当前执行指令的内容，它的输入来自从内存读取的指令和数据，输出

30、送往控制逻辑。用二位二进制代码控制相关数据进入地址寄存器或者指令寄存器。在CU的控制下，完成指令和地址的读写。本实验中的寄存器都为4位，带有清零端和使能端。按照我们的设计，通用寄存器共有2个，由指令的低2位来从寄存器组中选择源寄存器和目的寄存器。安排寄存器选择器件为组合逻辑器件，用于输出选定寄存器的内容。通用寄存器可指定许多功能，可用于存放操作数，也可作为满足某种寻址方式所需的寄存器。控制逻辑组合逻辑器件，它根据指令内容（由IR提供）和指令的执行步骤及其他一些条件信号，形成并提供出计算机各部件当前时刻要用到的控制信号。根据前面所总结的全部控制信号的意义、作用和数值，可以比较容易地写出控制逻辑部

31、件。CU单元接收时钟信号，然后在不同的时钟下，进行相应的取指，译码，输出控制信号等操作。具体来说，CU首先将接收的指令的前两位和后两位分开，用于分离操作数和操作码，然后将操作数的前一位和后一位分开，用于区分源操作数和目的操作数，然后根据具体的指令输出相关控制信号。在控制器方面我们选用了组合逻辑控制器方案。使用节拍来标记每条指令的执行步骤。控 制 信 号描 述LOAD_PC跳转指令时确定跳转地址MDR_bus用MDR内容驱动总线IR_BUS用IR内容驱动总线M_IR将主存指令装载至IRPC_BUS将PC内容驱动总线load_MAR将总线上的数据装载至MARLOAD_MDR将总线上的数据装载至MD

32、RLOAD_D将总线上的数据装载至DLOAD_C将总线上的数据装载至CALU_BUS用acc内容驱动总线INC_PCPC内容自增R_NW读取，不可写。当R_NW无效且CS有效时，MDR的内容存储于存储器中NOT非操作DEC自减操作INC自增操作JZ判断相等OR或操作AND与操作SUB减操作ADD与操作LOAD赋初值STA传送操作第四章 设计结果及分析4.1 总电路设计图系统使用了1片74LS181芯片作为ALU，用于4位的运算器，负责执行阶段的各种运算。选择74LS377芯片和244作为寄存器，74LS161作为程序计数器PC，2片74LS138芯片作为译码器ID。本次我们采用的方案是微程序控制，且主、控存分开的方案，即采用微程序控制方式，实现主存储器（M）和微程序控制存储器（CM）不共用一个存储器的方式完成方案的设计。同时在实施的过程中，采用部分电路用硬件搭建的方式完成,其中运算器和存储器部分由硬件搭线完成，主存使用6116芯片实现，控存与主存分开，使用2816芯片实现，然后时序控制部分选择用硬件搭线，最后汇总在一起，形成实现所有功能的整体计算机系统。具体的电路设计图如