IDDQ测试原理及方法

1、选定的文档当前测试1电流测试简介功能测试是基于逻辑电平的故障检测，逻辑电平的值是通过测量原始输出的电压来确定的，所以功能测试实际上是一种电压测试。电压测试对于检测固定故障是有效的，特别是在双极工艺中，但是对于检测在CMOS工艺中常见的其它类型的故障有一些缺点。对于较大的电路，测试模式的生成相当复杂和漫长，因此提出了当前的测试方法。当前测试的测试集非常短，这种测试方法对于固定故障也是有效的。CMOS电路具有低功耗的优点。在静态条件下，由泄漏电流引起的功耗可以忽略不计，并且该电路仅在转换期间消耗来自电源的大量电流。电源电压用VDD表示，q代表静止，所以IDDQ可以用来表示MOS电路静止时从电源获得

2、的电流。这种电流的测试称为IDDQ测试，是一种具有广泛应用前景的测试。IDDQ测试的概念由来已久，但自半导体器件问世以来，基于电流的测量一直是测试元件的一种方法，称为IDDQ测试，用于常见短路故障检测。自1961年万萨提出互补金属氧化物半导体(CMOS)概念，1968年RCA制造了第一个互补金属氧化物半导体集成电路，1974年制造了第一个金属氧化物半导体微处理器以来，研究人员一直在研究互补金属氧化物半导体电路的测试，静态电流测试是主要的参数测量。尼尔森在1975年提出了IDDQ测试的概念和报告，李维在1981年首次发表了一篇关于超大规模集成电路的测试论文，这是IDDQ测试研究的开端。此后，ID

3、DQ测试被用于检测和分析各种DM0S缺陷，包括桥梁故障和固定故障。1988年，W.Maly首次发表了一篇关于电流测试的论文，Levi，malaiya，C. crapuchettes，m. patyra，a. welbers和S.Roy也率先研究和开发了片上电流测试。这些研究为IDDQ测试奠定了基础。1981年，飞利浦半导体开始在静态随机存取存储器产品测试中使用片上IDDQ测试单元。后来，许多公司在专用集成电路产品中使用片上IDDQ测试单元，但早期的IDDQ测试基本上只由政府和军方资助的部门或项目使用。直到20世纪80年代末，半导体制造商才意识到IDDQ测试是检测芯片物理缺陷的有效方法，IDDQ

4、测试被广泛使用，计算机辅助设计工具开始集成这一功能。目前，IDDQ测试正逐步与扫描路径测试、内置自测、记忆测试等其他离散傅立叶变换结构相结合。20世纪80年代，电流测量基本上是基于片外测量电路。20世纪80年代末，片上电流传感器的理论和设计方法被提出，随后该领域的理论和方法研究相继出现。1994年，IEEE测试技术技术委员会成立了一个名为QTAG(质量测试行动小组)的技术组织，其任务是研究片上电流传感器的标准化，但该组织认为电流传感器不经济。因此，标准化研究于1996年结束，目前对电流传感器的研究主要针对高速片外传感器。IDDQ测试是源于物理缺陷的测试，是可靠性测试的一部分。1996年，半导体

5、研究公司(SRC)将IDDQ测试作为20世纪90年代至21世纪的主要测试方法之一。IDDQ测试已经成为集成电路测试和计算机辅助设计工具的重要组成部分。许多Verilog/HDL仿真工具包括IDDQ测试生成和故障覆盖分析的功能。IDDQ测试因其非常低的成本和从根本上发现电路问题(缺陷)的能力而备受关注。例如，在电压测试中，为了将测试覆盖率从80%增加到10%，测试模式通常需要加倍，并且对于从95%增加的每个百分点，测试模式需要加倍，但是如果将少量的IDDQ测试模式添加到电压测试生成中，可以实现相同的效果。此外，即使电路功能正常，IDDQ测试仍能检测到电桥、短路和门极氧短路等物理缺陷。然而，IDD

6、Q测试并不能代替功能测试，通常只是作为一种辅助测试。IDDQ试验也有它的缺点。首先，有必要选择上述合适的测量方法。第二，对于深亚微米技术，由于亚阈值元件的增加，静态电流太高。IDDQ测试的原理是检测静态下CMOS电路的漏电流。当电路正常时，静态电流很小(nA级)，而当存在缺陷(如栅极氧短路或金属线短路)时，静态电流要大得多。如果某个电路的电流用IDDQ方法异常，就意味着该电路可能有缺陷。图1以CMOS反相器中栅极氧短路和金属线桥形成的电流通道为例，进一步阐述了这一概念。对于正常的器件，由于制造工艺的改变或测量不准确，可以判断IDDQ电流过大，应首先消除。图1互补金属氧化物半导体逆变器中形成的电

7、流通道虽然IDDQ的概念是直观的，但IDDQ测试对超大规模集成电路来说并不简单，关键问题是如何从大小上区分正常电路和缺陷电路的电流。1996年，威拉姆斯the .提出了用静态电流分布来区分好电路和坏电路的概念，用静态电流分布曲线来描述，如图2所示。图2的左半部分示出了平均值为Mg的正常CMOS反相器的静态电流分布曲线，右半部分示出了平均值为MD的有缺陷的CMOS反相器的静态电流分布曲线。如果Mg和Md之间的差相对较大，则容易选择静态电流上限值来区分好电路和坏电路。区分正常电路和缺陷电路的限流不仅与电路的设计参数和制造工艺有关，还与电流测试手段有关。图2 iddq值的典型分布2 IDDQ测试机制

8、2.1基本概念一个数字集成电路可能包含数百万个晶体管，它们形成不同的逻辑门。不管这些门的形式和功能如何，它们都可以用逆变器模型来表示。首先，研究了互补金属氧化物半导体逆变器及其在故障和无故障情况下的开关电流。在将输入电压从0切换到VDD的过程中，PMOS晶体管将从导通切换到截止，而NMOS晶体管将从截止切换到导通。然而，在开关时间tf期间，栅极电压将使两个晶体管同时导通，正是在这个时间期间，在电源和接地电路中形成相对大的电流。通过SPICE模拟获得的波形如图3所示。图3互补金属氧化物半导体逆变器转换电流的SPICE仿真图4描述了在0.6 m工艺中，NMOS晶体管W=1=0.6 m，PMOS晶体

9、管W=2.5um和1=0.6 m的CMOs反相器的SPICE仿真图。上部为CMOS逆变器无故障时输入电压Vgs和电源电流的SPICE仿真图，下部为有故障(输入和输出短路)时输入电压和电源电流的SPICE仿真图。从该图可以看出，对于故障电路，当输入电压Vgs处于高电平时，电源电流保持在固定且相对较大的值，因为输出通过NMOS下拉至地电平。然而，当输入电压Vgs=0时，PMOS导通，并且NMOS固定在输入端，因此在地和电源之间存在稳定的电流，该电流远大于正常逆变器的开关电流。显然，设备是否正常可以通过观察电源电流来区分。图4 CMOS反相器无故障和有故障时的SPICE仿真图IDDQ测试与电路中故障

10、门的位置无关，因此没有必要像电压测试那样将故障传播到原始输出。通常，在将测试模式应用于互补金属氧化物半导体电路之后，多于一个的栅极执行状态转换，这可以同时完成，也可以不同时完成。在这种情况下，当前测试只能在所有门完成转换后进行。在图5所示的与非门电路树中，a=b=c=d=1。当s从低电平变为高电平时，最左边的与非门首先改变，最右边的与非门最后改变。因此，在最右边的门完全改变之前进行的电流测量肯定是不准确的，因此，不能很好地执行故障分析。图5“与非”电路树2.2无故障电路的电流分析互补金属氧化物半导体逆变器的开关电流由Ids决定(1)输入(2)在上述两个公式中，是金属氧化物半导体器件的导电系数，

11、是介电常数和栅氧化层厚度，是载流子迁移率，是沟道宽度和长度，k分别代表N沟道和P沟道。从公式(1)可以看出，当Vds=Vgs-Vt时，转换电流最大，因为在这种情况下，电源和地之间存在直接传导路径，此时的电流远远大于静态电流。当晶体管不处于转换过程中时，它们中的一个处于导通状态，另一个处于截止状态，这实际上可能处于亚阈值电流状态，而不是完全截止。当金属氧化物半导体晶体管的尺寸减小到亚微米时，阈值电压和短沟道效应将增加亚阈值电流。这个因素和芯片上集成晶体管的增加将增加无故障器件的IDDQ值。图6示出了栅极长度和IDDQ之间的关系。表1列出了不同过程下的IDDQ值。图6栅极长度与IDDQ的关系表1不

12、同过程下的IDDQ值事实上，静态电流是处于关断状态的所有晶体管的电流之和。研究表明，这个电流与晶体管的数量有关。表2列出了IDDQ的典型值。表2 iddq典型值2.3转换延迟虽然金属氧化物半导体晶体管一般可以用作转换晶体管，但它们的导通或关断不是实时的，而是有延迟时间的。延迟的主要原因是：首先，每个逻辑门的负载是电容性负载，并且电容性负载上的电压在下一级的输入或输出处经过一定时间的充电和放电之后可以稳定；第二，金属氧化物半导体沟道的形成和闭合也需要一定的时间。容性负载c上的电压识别出电流I和开关时间t之间的关系，如下所示：(3)其中，负载电压从V1切换到V2所需的时间。当负载上的电压从低电平值

13、变为高电平值时，它通过P通道充电；当负载上的电压从高电平值变为低电平值时，它通过N沟道放电；根据Vl和V2值，可以定义不同的延迟时间，包括：-高到低延迟时间；-低至高延迟时间(tlh)；-上升时间(tr)；-下降时间(TF)；-延迟时间(TD)；关于这些时间的定义和图形描述，请参考相关数据。3 IDDQ试验方法IDDQ测试是基于静态电流测试，在应用每个IDDQ测试模式后都要等待一段时间，因此其测试速度相对较慢。IDDQ测试的必要条件是由状态切换引起的电流“火花”必须消失，并考虑到电流测量设备也需要一定的等待时间。一般来说，测试生成完成后，IDDQ测试的基本过程是：(l)测试模式应用；(2)等待

14、瞬态过程消失；(3)检查静态IDDQ是否超过阈值。电流测量可以在芯片外部或芯片内部进行。芯片内部的IDDQ测量通常与内置自测结构相结合。电流测量的难点在于测试结构可能对测量值产生影响，因此应采取措施消除这种影响。为了正确测量电流，有以下要求：-易于在连接至电源插座的旁路电容器和断路器之间布置测量结构；-可以测量小静态电流；-测量不会导致电源电压改变几十微伏；-快速测试-每个测试模式下的测试时间小于5O0ns。3.1片外测试片外测试是一种常见的电流测量方法，其原理如图7所示。在这种结构中，在电源端增加了旁路电容，这是由于CMOS中相对较大的开关电流和封装的限制，这将导致电源和接地回路之间相对较大

15、的浪涌电流，并且该电容可以抑制浪涌电流。如果浪涌电流相对较大，静态电流将被淹没，电流测量只能在暂态过程完成后进行。图7当前测试方法示意图片外电流测量方案可分为DC和交流，分别如图7(a)和7 (b)所示。最基本的问题是测量探头引入的电感(典型值为10-50 NH)。对于100安/毫微秒的尖锐脉冲电流，10-50毫微小时的探针可引起100伏的电压降，因此这种探针是不可用的。在图7(a)所示的DC检测方案中，旁路电容和CUT的VDD引脚之间连接有一个电阻，通过测量电阻上的电压可以计算出静态电流。电阻器的值根据电压测量装置的分辨率和静态电流的幅度来确定。这种方法的缺点是CUT的VDD引脚上的电压将由于电阻而显著降低，因此应采取措施补偿电压降低的影响，同时应旁路瞬态电流。图8是改进的电流检测方案。在图8(a)中，采用了具有足够大增益的运算放大器，其设计要求是补偿电阻器上的电压降并提供相对较大的瞬态电流。显然，设计这样的运算放大器是困难的。在图8(b)中，使用二极管来箝位电阻器上的电压降，但是仍然存在0.6-0.8V的电压降，因此难以应用于产品测试。在图8(c)中，旁路晶体管用于形成旁路路径，该旁路路径仅在瞬态过程期间导通，并且在瞬态过程结束之后，电