电工电子技术 数字电子技术.ppt

1、电子技术应用概况,传感放大器,数模转换电路,模数转换电路,数据处理,执行机构,模拟电路,数字电路,声光力等,数据传输与交换,数据处理,模拟电路,驱电路动,数字电路的分类,（3）按集成度分为：小规模SSI （每片数十器件）、中规模MSI （每片数百器件）、大规模LSI （每片数千器件）和超大规模VLSI （每片大于数万器件）数字集成电路。,（2）按所用器件分为两类：数字电路可分为TTL型（由晶体管组成 ）和MOS型（由场效应管组成）。,（4）从应用的角度又可分为：通用型和专用型两大类型。,（1）按照结构原理的不同：数字电路可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功能。时序逻辑电

2、路具有记忆功能。,十进制、逢十进一,权 权,(26)10 = 2 101 + 6100,5.1 数制,二进制、逢二进一,(11010)2 = 124 + 123 + 022 + 121 + 020,十六进制、逢十六进一,(1A)16 = 3161 + 10160,数制间的转换,各种数制转换成十进制： 按权展开成十进制数求，然后求和。,数制间的转换,十进制转换为二进制: 除2取奇法,(26 )10,5.1 数制,1361326,1 1 0 1 0,= (11010 ) 2,二进制转换为十六进制： 四位分组法,(11010)2,1 1010,1,A,= (1A)16,ASCII 码表,5.1 运算

3、基础 逻辑代数,基本定律 150页,例题,5.2 组合逻辑电路,门电路,组合逻辑电路： 没有记忆单元，输入变量通过门电路，变为输出变量。,开关门,门电路： 是能完成与、或、非运算的电路。,分立元件门,真值表,1,1,1,0,0,1,0,1,0,0,0,0,Y1,B,A,1,1,1,1,0,1,1,1,0,0,0,0,Y2,B,A,0,1,1,0,Y3,A,符号,函数式,与,或,非,5.2 组合逻辑电路,设计方法,3函数式,2真值表,1功能,两个开关控制一盏灯：,0,1,1,1,0,1,1,1,0,0,0,0,Y,B,A,开关奇数状态灯亮,开关偶数状态灯灭,4电路图,Y = AB + AB,=

4、AB AB,与或电路,与非或非电路,AB + AB,AB AB,5.2 组合逻辑电路,设计方法,加法器的设计：,Ai Bi Ci -1 等于 Si 、 Ci,被加数,加数,来进位,去进位,和,自变量,函数,计算机的核心单元运算器是有加法器构成的。,在数字运算系统中，所有的算术运算都被分解为加法运算。,二进制加法算术运算律为：,1 + 1 = 10,0 + 0 = 0,0 + 1 = 1,1 + 0 = 1,进位,本位和,1 加法器的逻辑功能（逻辑关系）,被加数,加数,本位和,加,加,5.2 组合逻辑电路,设计方法,1功能,2真值表,Ai Bi Ci -1 等于 Si 、 Ci,自变量,函数,加

5、,加,5.2 组合逻辑电路,设计方法,3函数式,2真值表,5.2 组合逻辑电路,设计方法,4电路图,Ai,Bi,AiBi,Ci -1,Si,Ci,被加数,低位来的进位,本位和,进位,3函数式,加数,5.2 组合逻辑电路,设计方法,1功能,译码器：,把8421BCD码，译成七段数码管驱动码。,3函数式,自变量,函数,D、C、B、A 译码 a、b、c、d、e、f、g,8421BCD码,七段数码管驱动码,a b c d e f g,1,1,1,1,1,1,f,1,1,1,1,1,1,1,1,1,c,1,1,1,1,1,1,1,1,b,1,1,1,1,1,1,1,1,a,1,1,1,1,e,9,8,7

6、,6,5,4,3,2,1,0,0111,1,1,0110,1001,1000,0101,0100,0011,0010,0001,0000,DCBA,1,1,1,1,1,1,1,1,1,1,1,1,g,d,2真值表,a = ABCD +ABCD +ABCD +ABCD,= ABCD +ABCD +ABCD +ABCD,b =,c =,d =,e =,f =,g =,4电路图略,5.3 时序逻辑电路,双稳态记忆单元,时序逻辑电路： 有记忆单元，输入的时序变量通过记忆单元的状态组合,记忆单元： 由非门电路交叉耦合，具有双稳状态（0、1）的功能单元，,变化，变为输出的时序变量。,可以记忆 1位 二进制

7、信号。,Q 端的值，称为状态， Q = 1 称为1 状态， Q = 0 称为 0 状态。,Q,Q,Q,Q,双稳态记忆原理：,非门双稳态记忆单元,基本RS触发器,5.3 时序逻辑电路,触发器,触发器： 是可操作的双稳态记忆功能的单元，,RS 触发器,JK 触发器,D 触发器,T 触发器,可以输入、记忆、输出 1 位二值信号。,Q 端的值，称为触发器的状态,常用触发器有：,触发器,1. RS 触发器,状态转换表,5.3 时序逻辑电路,符号,CP,S,R,原理图,S1，R0,S0 R0,0,1,S0，R1,S0 R0,状态转换图,时序图,状态方程：,Qn+1 = S + R Qn,条件： SR= 0

8、,CP,Q,0,1,Qn,0,1,Qn,Q,Q,CP,S,R,Qn+1,Qn,触发器,2. JK 触发器,5.3 时序逻辑电路,符号,J1,K0,0,1,K1,J0,状态转换图,时序图,状态方程：,Qn+1 = JQn + KQn,Q,Q,CP,S,R,Q,Q,CP,S,R,J,K,CP,原理图,状态转换表,CP,Q,0,1,Qn,0,K,J,Qn,1,0,1,0,1,1,0,0,0,1,J,K,K0,J0,J,CP,K,Q,Q,Qn+1,Qn,触发器,3. D 触发器,5.3 时序逻辑电路,符号,状态转换图,时序图,状态方程：,Qn+1 = D,原理图,状态转换表,CP,Q,0,1,0,0,

9、D,1,0,0,0,1,D1,D1,0,1,D0,D0,1,1,1,D,CP,Q,Q,CP,J,CP,K,Q,Q,D,Qn+1,Qn,触发器,4. T 触发器,5.3 时序逻辑电路,符号,状态转换图,时序图,状态方程：,CP,原理图,状态转换表,CP,Q,1,1,1,1,T,1,0,0,0,1,T1,T0,0,1,T1,T0,J,CP,K,Q,Q,T,0,Qn+1 = TQn + TQn,0,T,CP,Q,Q,Qn+1,Qn,数据寄存器,5.3 时序逻辑电路,D,CP,Q,D,CP,Q,D,CP,Q,D,CP,Q,CP,Q3,Q2,Q1,Q0,D3,D2,D1,D0,锁存脉冲,并行锁存,锁存时

10、序图,Q,D,CP,并行数据输入,并行数据输出,数据寄存器,5.3 时序逻辑电路,Q,D,CP,Q,Q,D,CP,Q,Q,D,CP,Q,Q,D,CP,Q,Q,CP,D,移位脉冲,串行数据输入,串行数据输出,移位时序图,Q,D,CP,串行移位,数据寄存器,5.3 时序逻辑电路,Q3,Q2,Q1,Q0,D,CP,Q,Q,D,CP,Q,Q,D,CP,Q,Q,D,CP,Q,Q,CP,D,移位脉冲,串行数据输入,并行数据输出,串并变换,移位时序图,Q0,Q1,Q2,Q3,D,CP,数据寄存器,5.3 时序逻辑电路,Q,D,CP,Q,Q,D,CP,Q,Q,D,CP,Q,Q,D,CP,Q,Q,CP,D0,移位脉冲,并行数据输入,串行数据输出,并串变换,D1,D2,D3,计数器,5.3 时序逻辑电路,异步计数器,累计数据