数电09(锁存器).ppt

1、1.数字逻辑概论,2.逻辑代数与硬件描述语言概述,3.逻辑门电路,4.组合逻辑电路,5.锁存器与触发器,6.时序逻辑电路,7.存储器、复杂可编程器件和 现场可编程门阵列,9.模数与数模转换器,8.脉冲波形的变换与产生,5 锁存器和触发器,5.1 双稳态存储单元电路,5.2 锁存器,5.3 触发器的电路结构和工作原理,5.4 触发器的逻辑功能,P2,*,概述,必须含有存储电路，具有记忆功能，以记录以前的状态。,1、组合逻辑电路： 电路某一时刻的输出状态，只取决于同一时刻输入状态的组合，而与电路原来的状态无关。,2、时序逻辑电路:,基本单元电路锁存器和触发器。,一、数字电路的分类:,电路某一时刻的

2、输出状态，不仅取决于同一时刻输入状态的组合，而且和电路原来的状态有关。,P3,*,二、锁存器和触发器的功能,1、表示功能：具有两个稳定状态（稳态），用以表示逻 辑0和逻辑1；,2、可控功能：能够通过输入信号置0或置1；,3、记忆功能：没有置0或置1信号时，输出状态保持不变。,锁存器-对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。,触发器-对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。,三、锁存器和触发器的不同点,P4,*,5.1 双稳态存储单元电路,5.1.1 双稳态的概念,5.1.2 双稳态存储单元电路,P5,*,物理模型：小球和峰形物 小球可以稳定的

3、位置：稳态 另一概念：介稳态,1、 电路结构,最基本的双稳态电路,交叉耦合,2、数字逻辑分析,如果 Q = 1,如果 Q = 0,分别定义为电路的0态和1态,0态,1态,没有控制信号输入端， 输出状态不可控。,算不算锁存器？,3、模拟特性分析（略）,P6,*,5.2.1 SR 锁存器,5.2 锁存器,同触发器一样：具有表示、可控、记忆功能； 可长期存储一位二进制码。 不同：对逻辑电平敏感。,1、工作原理,增加了控制信号输入端,一、基本SR锁存器,P7,*,当S=R=0时：形同非门构成的双稳态电路；自锁，输出保持不变。,当S=0，R=1时：无论原来锁存器处于什么状态，此时都将变为0态。,当S=1

4、，R=0时：无论原来锁存器处于什么状态，此时都将变为1态。,此时，如果SR同时变为0，则后续状态无法预知。,S:置1端；R:置0端 均为高电平有效,P8,*,2、逻辑符号,3、原理电路,NMOS电路,P9,*,高电平有效,4、工作波形,举例,根据基本SR锁存器的输入端波形，画出输出端波形,A,B,C,P10,*,工作时，S、R端一般处于无效状态，锁存器保持。当需要置0置1时，给出相应的有效电平脉冲即可。,2）功能表,5、用与非门构成的基本SR锁存器,3）逻辑符号,1）电路图,P11,*,亦即：,低电平有效,例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。,6、基本SR锁存器的实际应用

5、,P12,*,二、逻辑门控SR锁存器,1、电路结构,2、逻辑符号,简单SR锁存器,使能信号控制门电路,P13,*,3、工作原理,S=0，R=0：保持,S=1，R=0：Q=1,S=0，R=1：Q=0,S=1，R=1：不确定态,E=1：,E=0：,状态发生变化。,状态不变,P14,*,4、例：根据输入，画出输出波形,P15,*,5.2.2 D锁存器,一、逻辑门控D锁存器,1、电路结构,3、工作原理,2、功能表,S =0 R=1,D=0,Q = 0,D=1,Q = 1,S =1 R=0,P16,*,4、逻辑符号,二、传输门控D锁存器,1、电路结构,复习传输门,2、工作原理,E=1,TG1通，TG2断

6、，Q=D,Q跟随D变化,E=0,TG1断，TG2通，Q=Q,保持,P17,*,3、功能表与逻辑符号 均同逻辑门控D锁存器,三、D锁存器工作波形举例,P18,*,四、D锁存器的动态特性,tSU 建立时间,tH 保持时间,tW 脉冲宽度,tpLH 和 tpHL传输延迟时间（在D、E共同作用之后）,对输入信号的时间要求,输出信号的响应时间,定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。 以锁存器先置1，再置0为例：,P19,*,五、典型集成电路,CMOS八D锁存器74HC/HCT373,共用一对互补的门控信号,由锁存使能信号LE驱动,1、结构特点,1）使锁存器与输出