jlmao-微机原理-ch5-存储器-part2.ppt

1、微型计算机原理与接口技术 第五章 存储器-part2毛剑琳Department of Automationkm_,Kunming University of Science 每组内有N/K 个 芯片进行位扩展。 总共需要M*N/(L*K)个芯片。,Kunming University of Science & Technology,Page 14,字位扩展举例-1,例：用1K4位的存储芯片设计容量为2K8位的存储器。 解：需存储芯片数为：(2K / 1K)(8 /4)= 4(片) 每组2片存储芯片完成位扩展；2组存储芯片完成字扩展。,Kunming University of Science

2、& Technology,Page 15,字位扩展举例-2,例：用256K8位的存储芯片设计容量为2048K32位的存储器。 解：需存储芯片数为：(2048K / 256K)(32 /8)= 32(片) 每组四片存储芯片完成位扩展；八组存储芯片完成字扩展。,Kunming University of Science & Technology,Page 16,三、主存储器与CPU的连接,(一) 存储器与CPU 进行连接时需注意的问题 CPU总线的负载能力 大系统：增加数据缓冲器或总线驱动器来驱动存储器负载。 小系统：CPU与存储器直接连接。 CPU的时序与存储器存取速度之间的配合。 存储器组织、

3、地址分配和片选。 控制信号的连接。,Kunming University of Science & Technology,Page 17,(二) CPU与存储器连接的内容,1、 地址线的连接： 线性选择方式。 全译码方式。 部分译码方式。 2、 数据线的连接：同字扩展。 3、 控制线的连接：只需将相应信号控制线相连即可。,从芯片的角度来看：无论ROM或RAM芯片，芯片引脚都包括地址线，数据线，读/写控制线和片选CS线，只有片选信号CS有效时，才可能对该芯片进行操作。,Kunming University of Science & Technology,Page 18,(三) CPU与存储器连接

4、的方法,1、数据线和控制线的连接方法 数据线：根据存储芯片和CPU的DB情况进行相应的连接和扩展。 控制线：对应线相连。8086CPU的主要信号有：ALE, RD,WR, M/IO, DEN, DT/R等。,Kunming University of Science & Technology,Page 19,2、 地址线的连接方法,AB的低位线：接存储器芯片的地址线 接法：一一对应接至存储芯片的地址线上。 AB的高位线：接存储器芯片的片选端 (1) 线选法 地址的高位直接作为各个芯片的片选信号，在寻址时只有一位有效来使片选信号有效的方法称为线选法。 (2) 完全译码法 全部高位地址译码产生片选

5、信号。 (3) 部分译码法 用部分高位地址进行译码产生片选信号.,存储器的片内寻址,存储器的片间寻址,Kunming University of Science & Technology,Page 20,(1) 线选法,举例：RAM芯片Intel 6264容量为8K8位，用2片静态RAM芯片6264，用线选法组成16K8位的存储器系统。,线选法： 1、将地址总线低13位(A12A0)并行地与存储器芯片的地址线相连， 2、CS端与高位地址线A13相连。,Kunming University of Science & Technology,Page 21,地址情况,Kunming Universi

6、ty of Science & Technology,Page 22,Kunming University of Science & Technology,Page 23,线选法的特点,采用线性控制方式时，不仅地址重叠，而且地址空间不连续 用不同的地址线作选片控制，它们的地址分配也是不同的。 方式简单，节省译码电路。 在存储容量较小且不要求扩充的系统中，线性选择法是一种简单经济的方法。,Kunming University of Science & Technology,Page 24,(2) 完全译码法,含义：全部高位地址译码产生片选信号。 举例：假设一个微机系统的RAM容量为4K字节，采用

7、1K8的RAM芯片，安排在64K空间的最低4K位置，由于1K =210，故取A9A0作为片内寻址，A15A10译码后作为芯片寻址。 分析： 高6根地址线接6:64译码器， 译码器输出作为各芯片的 片选信号。 可见，芯片的片选信号唯一！,译码输出有效端 Y0 Y1 Y2 Y3 Y4 Y63,Kunming University of Science & Technology,Page 25,全译码地址选择方式,Kunming University of Science & Technology,Page 26,地址分配情况,片内寻址,片间寻址,Kunming University of Scie

8、nce & Technology,Page 27,全译码法的特点,全译码法的译码电路比较复杂。 所得的地址是唯一的连续的，并且便于内存扩充。,Kunming University of Science & Technology,Page 28,(3) 部分译码法,将高位地址线中的几位经过译码后作为片选控制，是线性选择法与全译码选择法的混合方式，通常采用3:8译码器74LS138，其管脚如图所示。,Kunming University of Science & Technology,Page 29,举例-部分译码法,例：如果要设计一个8K8的存储器系统，采用2K8的RAM芯片4片，每片2K211

9、 ，选用A10A0作为片内寻址，用A13A11作为74LS138的译码输入（C、B、A）。,Kunming University of Science & Technology,Page 30,部分译码法的特点,部分译码方式的可寻址空间比线性选择范围大，比全译码选择方式的地址空间要小。 部分译码方式的译码器比较简单，但地址扩展受到一定的限制，并且出现地址重叠区。 使用不同信号作片选控制信号时，它们的地址分配也将不同，此方式经常应用在设计较小的微型计算机系统中。,Kunming University of Science & Technology,Page 31,CPU与存储器连接的举例,Kun

10、ming University of Science & Technology,Page 32,复习-8086的存储器组织,Kunming University of Science & Technology,Page 33,复习-8086的存储器组织,Kunming University of Science & Technology,Page 34,举例-1,要求1：能根据已给出的连接图，分析地址，写出各存储芯片的地址范围。 连接图：见教材P.230, 图5.22,Kunming University of Science & Technology,Page 35,地址分配情况-1,Kun

11、ming University of Science & Technology,Page 36,地址分配情况-2,Kunming University of Science & Technology,Page 37,1、根据CPU芯片提供的地址线数目，确定CPU访存的地址范围，并写出相应的二进制地址码； 2、根据地址范围的容量，确定各种类型存储器芯片的数目和扩展方法； 3、分配CPU地址线。CPU地址线的低位（数量存储芯片的地址线数量）直接连接存储芯片的地址线；CPU高位地址线皆参与形成存储芯片的片选信号； 注意：8086分奇偶存储体，A0线用来选择奇偶存储体的！ 4、连接数据线、R/W等其他

12、信号线，M/IO信号一般可用作地址译码器的使能信号。,要求2：主存储器与CPU的连接步骤,Kunming University of Science & Technology,Page 38,【总结】8086与存储器连接的方法,数据线：根据存储芯片和CPU的DB情况进行扩展和连接。 8086分奇偶存储体，故要区分高8位和低8位数据线的连接。 控制线：对存储芯片, 控制线连接如下： 地址线： 对8086而言，需留出A0，和BHE一起作为奇偶存储体的选择线。 A1AN接存储芯片的N根地址线。 AN+1A19等高位地址线产生芯片的片选信号。,与SRAM的控制线连接,与ROM的控制线连接,Kunmin

13、g University of Science & Technology,Page 39,SRAM在8086系统中的连线,SRAM,VCC、VSS,A1AN,偶体接D0D7 奇体接D8D15,片选信号由AN+1A19产生,奇偶体选择信号,A0AN-1,D0D7,Kunming University of Science & Technology,Page 40,ROM,ROM芯片在8086系统中的连线,ROM,VCC、VSS,A1AN,片选信号由AN+1A19产生,A0AN-1,D0D7,偶体接D0D7,* 教材上未画出ROM芯片数据线的低8位和高8位选择，可将A0和BHE分别与片选Y0相与来实现奇偶体的选择。,A0,BHE,奇体接D8D15,Kunming University of Science