32F2812主要功能简介-AD转换器.ppt

1、3-2 AD转换器,3 F2812主要功能简介,1 A/D转换器的特点 2 自动转换排序器原理 3 不间断的自动排序模式 4 ADC时钟定标 5 ADC寄存器 6 ADC的C语言编程实例,3 F2812主要功能简介,3-2 AD转换器,1 A/D转换器的特点,问题,1 关于A/D转换， 你能列举哪些与之相关的关键词？ 2 解释“采样”、“保持”、“同步”、 “异步”、“串行”、“并行”等名词。,单12位ADC核，双S/H电路，16通道，多路选通输入 同步采样或顺序采样，高速转换 模拟输入范围：03V 通道的转换顺序可由自动排序器决定，一次可执行16个通道的自动转换，每次转换的具体通道由编程决定

2、 两个独立的8通道的排序器，可以工作在独立双排序模式，也可工作在级联模式 16个独立寻址结果寄存器： 多种触发源启动转换： S/W：软件立即开始EVA：事件管理器A 外部引脚EVB：事件管理器B 灵活的中断控制，每个排序结束(EOS)或每两次EOS ,F2812 ADC Features,ADC Module Block Diagram,ADC Registers,3 F2812主要功能简介,3-2 AD转换器,2 自动转换排序器原理,ADC自动排序器,ADC级联自动排序模式,ADC双自动排序模式,ADC自动排序器工作原理,排序器SEQ1、SEQ2中各有 8 个通道选择器(CONVxx) 每个

3、CONVxx都有4位：对应16个输入A0A7、B0-B7 顺序采样：一次一个S/H，SEQ1优先级较高 同步采样：一次2个S/H，但转换分先后 每次转换来自 1/16（顺序）或 A:1/8 + B:1/8（同步） 排序器中最大转换通道数(MAXCONV)决定SEQ重复 16个结果寄存器与SEQ内排序对应，并非与引脚一一对应 SOC、EOC信号 S/H 时长可编程,ADC顺序采样时序,ADC同步采样时序,同步采样双排序举例,AdcRegs.ADCTRL3.bit.SMODE_SEL = 1;/ 同步采样 AdcRegs.ADCMAXCONV.all = 0 x0033;/ 4 x 2 排序 Ad

4、cRegs.ADCHSELSEQ1.bit.CONV00 = 0;/ 来自A0和B0 AdcRegs.ADCHSELSEQ1.bit.CONV01 = 1;/ 来自A1和B1 AdcRegs.ADCHSELSEQ1.bit.CONV02 = 2;/ 来自A2和B2 AdcRegs.ADCHSELSEQ1.bit.CONV03 = 3;/ 来自A3和B3 AdcRegs.ADCHSELSEQ2.bit.CONV08 = 4;/ 来自A4和B4 AdcRegs.ADCHSELSEQ2.bit.CONV09 = 5;/ 来自A5和B5 AdcRegs.ADCHSELSEQ2.bit.CONV10 =

5、 6;/ 来自A6和B6 AdcRegs.ADCHSELSEQ2.bit.CONV11 = 7;/ 来自A7和B7 结果：,同步采样级联排序举例,AdcRegs.ADCTRL3.bit.SMODE_SEL = 1;/ 同步采样 AdcRegs.ADCTRL1.bit.SEQ_CASC = 1;/ 级联 AdcRegs.ADCMAXCONV.all = 7;/ 8 x 2 排序 AdcRegs.ADCHSELSEQ1.bit.CONV00 = 0;/ 来自A0和B0 AdcRegs.ADCHSELSEQ1.bit.CONV01 = 1;/ 来自A1和B1 AdcRegs.ADCHSELSEQ1.

6、bit.CONV02 = 2;/ 来自A2和B2 AdcRegs.ADCHSELSEQ1.bit.CONV03 = 3;/ 来自A3和B3 AdcRegs.ADCHSELSEQ2.bit.CONV08 = 4;/ 来自A4和B4 AdcRegs.ADCHSELSEQ2.bit.CONV09 = 5;/ 来自A5和B5 AdcRegs.ADCHSELSEQ2.bit.CONV10 = 6;/ 来自A6和B6 AdcRegs.ADCHSELSEQ2.bit.CONV11 = 7;/ 来自A7和B7 结果：,问题,比较以上两例，结果一样， 转换过程差别在哪里？,3 F2812主要功能简介,3-2 A

7、D转换器,3 不间断的自动排序模式,问题,F2812 ADC有16个输入、16个结果缓存。 TI 如何设计实现多个结果一次集中读取？ 这样有什么好处？,SEQ1双排序举例,参见教材描述（例3.1 p96） 每组七个转换：A2、A3、A2、A3、A6、A7、B4 Setup： 最大转换通道数：MAXCONV1 = 6 通道选择排序器：,SEQ1双排序举例,(1) ADC初始化 (2) SOC触发信号启动转换 (3) 最大通道数载入SEQ计数 (4) 开始转换： 每转换一个，计数减1 转换结果存缓存 (5) 转换完成？SEQ计数=0？ (6) !=0，转(4) =0, 中断请求,问题,结果放在哪里

8、？ 如何(自动)开始下一组转换？,排序器启/停模式,启/停模式 一组转换完成即停止，不自动开始下一组转换 ADCTRL1的CONT RUN位须置0 由触发信号启动 举例：参见教材描述（例3.2 p96） 两个触发信号：定时器下溢、定时器周期 触发1：3个电流 触发2：3个电压,问题,CONT RUN置？MAX CONV置？结果在哪里？ 转换未结束触发信号又到，会怎样？会有丢失转换吗？,排序转换中的中断操作,结合上面两例，可以有两种中断操作方式 Case 1（方式1） 每组转换通道数不同 每次EOS均产生中断 Case 2（方式2） 每组转换通道数相同 每两次EOS产生一次中断 Case 3（方

9、式2） 每组转换通道数不同 每两次EOS产生一次中断 通道数少的一组将存在“哑读”,问题,你认为哪种方式较好？为什么？ 除了中断方式外，还有其它方式吗？,3 F2812主要功能简介,3-2 AD转换器,4 ADC时钟定标,ADC时钟定标,ADCCLK = HSPCLK / divider / CPS divider: ADCTRL3的ADCLKPS 4位, =0直通, =n: n+1倍 CPS: ADCTRL1的CPS 1位, =0直通, =1: 2倍 采样保持窗宽度 ADCTRL1的ACQ_PS 4位, =n: n+1个ADCCLK宽,问题,能列出从晶振到ADCCLK的完整时钟链各环节吗？

10、S/H窗宽是什么意思？为什么设计成可调节的？,ADC时钟和采样率,完整时钟链,举例,问题,最高极限ADCCLK频率是多少？(假设晶振30MHz),ADC低功耗模式,ADCTRL3 ADCBGRFDN, bit7-6, ADC带隙和参考电源开关 ADCPWDN, bit5, ADC电源开关,ADC上电顺序,如果使用外部AD参考电源，使能该位(ADCTRL3 bit8) 必须先使能外部参考电源，再带隙上电 （避免内外电源冲突） 带隙和参考电源上电 7ms 后才能给ADC上电 ADC完全上电后至少延时 20us 才能开始转换 掉电或复位后，ADCTRL3的三个电源位均被直0,ADC排序器失效特性,本

11、特性只对 F2812/1/0 Rev C Silicon及以后版本 ADCTRL1 bit5 = SEQ OVRD（排序器失效） 正常情况下（SEQ OVRD=0）：（设 MAXCONV = 5） (1) 一组转换完成，产生中断 (2) 结果从 RESULT0 RESULT5 (3) 重复，转到(1) 失效情况下（SEQ OVRD=1）：（设 MAXCONV = 5） (1) 一组转换完成，产生中断 (2) 结果从 RESULT0 RESULT5 (3) 一组转换完成，产生中断 (4) 结果从 RESULT6 RESULT11 (5) 一组转换完成，产生中断 (6) 结果从 RESULT12

12、RESULT1,FIFO：RESULT0 RESULT15,问题,想一想，本特性有什么益处？,3 F2812主要功能简介,3-2 AD转换器,5 ADC寄存器,ADC Registers,ADC Registers (1),ADCTRL1, ADC Control Register 1,详细解释参见手册或教材,ADCTRL2, ADC Control Register 2,ADC Registers (2),ADCTRL3, ADC Control Register 3,ADCMAXCONV, ADC Maximum Conversion Channels Register,详细解释参见手册或

13、教材,ADC Registers (3),ADCASEQSR, ADC Autosequence Status Register,ADCST, ADC Status and Flag Register,详细解释参见手册或教材,ADC Registers (4),ADCCHSELSEQ1, Input Ch. Select Sequencing Ctrl. Reg. ADCCHSELSEQ2, Input Ch. Select Sequencing Ctrl. Reg. ADCCHSELSEQ3, Input Ch. Select Sequencing Ctrl. Reg. ADCCHSELSEQ4, Input Ch. Select Sequencing Ctrl. Reg.,详细解释参见手册或教材,ADC Registers (5