第5章 触发器.ppt

1、5.1 概 述,触发器的基本性质 在一定条件下触发器可以维持在两种稳定状态（0态和1态）而保持不变； 在一定外加信号作用下触发器可以从一种稳定状态转变到另一种稳定状态。（可用于作二进制存储单元） 触发器的分类 1、根据电路结构：基本RS、同步RS、主从、维持阻塞、边沿触发器等等 2、根据逻辑功能：RS、JK、D、 T、 T等 3、根据有无时钟：基本触发器、时钟触发器,16,触发器,触发器输出有两种可能的状态：0、1；,输出状态不只与现时的输入有关，还与原来的输出状态有关；,触发器是有记忆功能的逻辑部件。,5-2 基本(双稳态）触发器,1. 基本的R-S触发器 组成：用2个与非门构成,5.2.1

2、 由与非门组成的R-S触发器,逻辑符号,R-S触发器真值表（特性表）,0,1,1,1,0,0,R-S触发器真值表（特性表）,0,1,1,1,0,0,R-S触发器真值表,1,1,0,0,1,1,R-S触发器真值表, 指RD、SD同时从00变成11时, 输出端状态不定,0,0,1,1,1,1,R-S触发器真值表, 指RD、SD同时从00变成11时, 输出端状态不定,0,0,0,0,例5.1：已知与非门组成的基本触发器输入波形如图，试画出Q的波形图(初始状态为0）。,SD,RD,Q,5.2.2 由或非门组成的触发器,与由与非门组成的触发器的不同： 输入信号RD、SD为高电平 SD=1置位，RD=1复

3、位， SD=RD=0保持， SD=RD=1不确定 逻辑符号的不同：输入为高电平，去掉俩圈； 例题2：已知或非门组成的基本触发器输入波形如图，试画出Q的波形图。,R-S 触发器特点:,(2) 可触发使之翻转 (使RD、SD之一为0时可翻转).,(3) 具有记忆功能(RD、SD都为1时，保持原来状态).,5.3 同步时钟触发器,2、触发器功能表,R、S 控制端,CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持,5.3.1 同步RS触发器,1、电路结构,3、逻辑符号,4、特性方程,5、驱动表,是指由现态Qn转换

4、为次态Qn+1时需具有的输入信号条件。,时钟控制电平触发的R-S触发器(续),时钟控制 只有CP=1时,输出端状态才能改变,电平触发 在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变,用途: D触发器和J-K触发器的内部电路,例5.2：画出RS触发器的输出波形 。,CP,R,S,Q,使输出全为1,CP撤去后 状态不定,该种RS触发器存在的问题,1、计数脉冲必须严密配合，CP脉冲不能太长，否则触发器将产生空翻现象（CP=1期间，输出状态翻转若干次）。,2、为了解决空翻现象，可以采用主从方式触发的触发器。,5.3.2 同步D触发器,D,其他两种情况不会出现,时钟控制电平触发的

5、D触发器,CP=1时, Q n+1=D CP=0时, 保持原状,D触发器具有 数据记忆功能,1、电路结构,时钟控制电平触发的D触发器,3、逻辑符号,4、特性方程,Qn+1=D,保留RD、SD端,5.3.3 同步JK触发器,2、逻辑符号,1、电路结构,3、功能表,17,4、特性方程,5、驱动表,6、波形图分析： 例5.3,Q,5.4 主从触发器,主从触发器的特点 由两个触发器组成（主触发器和从触发器） 触发方式：主从触发方式（上升沿接收，下降沿触发）,5.4.1 主从RS触发器,5.4.2 主从JK触发器,1、结构：将主从RS触发器的R、S端分别与Q、Q端相连，再分别从G7、G8引出J、K输入端

6、。 2、特性方程：Qn+1=JQn+KQn（与JK触发器相同） 3、功能表：（与JK触发器相同） 4、逻辑符号： 5、例题分析,与同步JK触发器的 不同之处,主从型J-K触发器,在CP上升沿时,接收J、K 信息,Q不变化,在CP下降沿时,根据接收 到的J、K信息，Q变化,主从型JK触发器工作波形图举例,置1,清0,翻转,翻转,接收JK 信号,Q状态 转变,例5.4 已知主从JK触发器的CP、J、K的波形如下图，画出Q端波形（触发器初始状态0）,解：课本中的思路：由于CP=1期间J、K状态不变，根据CP下降沿到达时J、K的状态去查特性表就可以画出Q端波形了。,Q,Q,5.5 边沿触发器,特点：次

7、态仅取决于CP上升沿或者下降沿到达前瞬间的输入状态。 优点：可靠性高，抗干扰能力强，无空翻 维持阻塞触发器（上升沿触发） 分类 负边沿触发器（下降沿触发）,5.5.1 维持阻塞型D触发器,2、逻辑符号,1、内部结构参考（了解）,3、引脚功能,符号,D数据输入端,CP时钟脉冲,3、引脚功能(续),4、功能表,触发方式: 边沿触发 (时钟上升沿触发),功能表说明： 在CP上升沿时，Q等于D； 在CP高电平、低电平和下降沿 时，Q保持不变,5、CP下降沿触发的D触发器（少数）,功能表,功能表说明： 在CP下降沿时，Q等于D；在CP高电平、低电平和上升沿时，Q保持不变,与上升沿触发的不同之处,逻辑符号

8、,6、D触发器应用举例 （1）用D触发器 将一个时钟进行2分频.,CP,RD、SD不用时,甩空 或通过4.7k的电 阻吊高电平,频率FQ = FCP/2,（2）用2个2分频器级联组成一个4分频器,1Q,2Q,F2Q =F1Q /2 = FCP/4,(3) 集成4D触发器74LS175,特点: 一个集成电路中有4个D触发器, 时钟CP公共, 清0端RD公共,（4）集成4D触发器74LS175的应用举例抢答电路,习题5.16,课堂练习,题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0.,课堂练习(续),课堂练习(续),1. 边沿触发的J-K触

9、发器 类型及符号,有2种类型:,CP上升沿触发（维持阻塞型）,CP下降沿触发（负边沿触发）,5.5.2 边沿触发的J-K触发器,维持阻塞型J-K触发器 (上升沿触发),R复位端 S置位端 R=0,S=1时Q=0 R=1,S=0时Q=1 正常工作时 R=1,S=1,R、S端功能,CP下降沿触发的J-K触发器的R、S功能相同,J、K控制端的功能,CP上升沿触发,维持阻塞型J-K触发器(续),CP 下降沿触发的J-K触发器J、K功能相同，只是在CP下降沿触发,用J-K触发器构成2分频器,当JK=11时，在CP上升沿翻转,FQ = FCP/2,RS,JK甩空或通过 4.7k的电阻接高电平,当JK=11

10、时，在CP下降沿翻转,用CP下降沿触发的J-K触发器构成2分频器,回顾上次课内容,触发器：逻辑符号；特性表；特性方程,1、基本触发器RS触发器，与非（低）；或非（高） 2、同步触发器RS；D；JK（电平触发） 3、主从触发器RS；JK（上升沿接收，下降沿触发） 4、边沿触发器D；JK（上升沿触发；下降沿触发）,触发器课堂练习,题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0.,R,S,触发器课堂练习(续),维-阻型J-K触发器,主从型J-K触发器,5.5.3 其他类型的触发器,1、T触发器 （1）功能： （4）逻辑符号,（2）特性方程 Q

11、n+1 = TQn + TQn （3）变换方式 J=K=T,18,5.5.3 其他类型的触发器,2、T触发器 （1）功能：翻转 （4）逻辑符号,（2）特性方程 Qn+1 = Qn （3）变换方式 T触发器固定T=1即可,5.6 各类触发器之间的相互转换,5.6.1 D T/T,5.6.2 JK D,特性方程转换： J=D K=D 转换电路,5.6.3 D JK,特性方程转换： D = JQn + KQn 转换电路,第 五 章 小 结,一、触发器的分类 基本RS触发器：无时钟，是触发器基本单元 同步触发器（RS、D、JK）：简单时钟触发器，缺点：会产生空翻 主从触发器（RS、JK）：抗干扰差，时钟脉冲要窄 上升沿触发 ：（D、JK、T、T） 4. 边沿 （维持阻塞型） 触发器 下降沿触发： （D、JK、T、T） （CMOS边沿触发器；负边沿触发器） 5. 各类触发器相互转换,二、触发器分析方法 1、电路结构：了解 2、逻辑符号：掌握 基本RS、同步RS/D/JK、主从RS/JK、边沿D/JK/T/T 3、特性（功能）表：熟练掌握 4、波形图分析：熟练掌握 5、特性