第四章 组合逻辑电路.ppt

1、第四章 组合逻辑电路,概述 组合逻辑电路的分析 组合逻辑电路的设计 几种常用的组合逻辑部件 用中规模集成电路设计组合电路,本章主要内容有：,第一节 概述,组合逻辑电路在功能上的特点：在任一时刻，输出信号只决定于该时刻各输入信号的组合，而与该时刻前的电路输入信号无关。 组合逻辑电路在电路结构上的特点：由各种类型逻辑门电路组成；电路的输出和输入之间没有反馈途径；电路中不含记忆单元。 组合逻辑电路的结构：,4.2 组合逻辑电路的分析,1 、组合逻辑电路分析的目的：找出给定电路的输出与输入之间的逻辑功能。 2、描述组合逻辑电路的方法：写出输出与输入之间的逻辑表达式；列出真值表；用简洁明了的语言说明等。

2、 3、分析的步骤： （1）根据逻辑电路图，写出输出变量对应于输入变量的逻辑函数表达式； （2）根据输出函数表达式列出真值表； （3）根据真值表或输出函数表达式，确定逻辑功能，评价电路。,4.2.2 分析举例,1单输出组合逻辑电路的分析举例 【例1】试分析图示电路的逻辑功能。,4.2.2 分析举例,1单输出组合逻辑电路的分析举例 【例2】试分析图示电路的逻辑功能。,【例3】试分析图示电路的逻辑功能。,【例4】试分析图示电路的逻辑功能。,2多输出组合逻辑电路的分析举例,4.3 组合逻辑电路的设计,1、设计目的：根据给出的实际逻辑问题，经过逻辑抽象，找出用最少的逻辑门实现给定逻辑功能的方案，并画出逻

3、辑电路图。 2、设计的步骤： （1）根据给定的逻辑问题，确定输入、输出变量建立真值表。 （2）根据真值表写出逻辑表达式。 （3）把逻辑函数式化简或变换成适当形式。 （4）根据逻辑表达式画出逻辑电路图。,4.3.2 设计举例,1单输出组合电路设计举例 【例1】设计一个逻辑电路：三个输入端，一个输出端，当有两个或两个以上输入为“1”时，输出为“1”，否则输出为“0”。,【例2】用与非门设计一个一位十进制数的数值范围指示器，设这个一位十进制数为X，电路输入为A、B、C和D，X8A4B2CD，要求当X5时输出F为“1”，否则为“0”，该电路实现了四舍五入功能。,【例3】某室有3台计算机工作站，请用红，

4、黄，绿3种指示灯设计一个监视电路，要求如下：3台计算机工作站正常工作时，绿灯亮；仅一台出故障时黄灯亮；有两台出故障时，红灯亮；若3台计算机同时出故障时则黄灯与红灯都亮。,2多输出组合逻辑电路设计举例,【例4.7】设计一个三线排队组合电路，其逻辑功能是：信号A、B、C通过排队电路分别由、FA、FB、FC输出，在同一时间内只能有一个信号通过，如果同时有两个或两个以上的信号出现时，则输入信号按A、B、C顺序通过。要求用与非门实现。,4.4 常用集成组合逻辑电路,4.4.1 加法器 1一位半加器 设Ai和Bi是两个一位二进制数，半加后得到的和为Si，向高位的进位为Ci。其真值表为： 其函数式为：,其实

5、现的逻辑电路及符号为：,2一位全加器,设Ai和Bi是两个一位二进制数，考虑低位的进位Ci-1，这三者相加可得到真值表如下。,由真值表可求得逻辑表达式：,对表达式进行化简、变换形式得：,其实现的逻辑电路及符号为：,3多位全加器,四位二进制全加器74LS83,由两片四位二进制全加器74LS83构成的一个八位二进制加法运算器,4.4.2 译码器,译码器是将每一组输入代码译为一个特定输出信号的组合逻辑电路。 译码器种类有：二进制译码器、二-十进制译码器、显示译码器等。 1二进制译码器 二进制译码器的输入为二进制码，若输入有n位，数码组合有2n种，可译出2n个不同输出信号。,74LS138译码器的逻辑电

6、路图,当EN1时，译码器的输出逻辑表达式为：,常用的逻辑符号：,“使能端”的作用,除了能控制译码工作以外，还可以： 1）消除译码器的尖峰干扰。 2）扩大译码器应用范围。若将“使能端”作为变量输入端，进行适当的组合，可以扩大译码器输入变量数。,两片74138译码器扩展成的四线-十六线译码器的连线图,2二-十进制译码器,二-十进制译码器的逻辑图,3显示译码器,用数字显示电路可将数字量直观地显示出来。 数字显示电路通常由译码器、驱动器和显示器组成 。,七段显示器组成示意图,共阴极接法,共阳极接法,4.4.3 编码器,1编码器的概念：给某个特定的字符或信息编以一定的代码。 编码器输入的是:“某个特定的

7、字符或信息”，输出的是:“代码”。 2二-十进制编码器 （1）二进制编码器 将一般信号编为二进制代码的电路称为二进制编码器。 一位二进制代码可以表示两个信号，两位二进制代码有00、01、10、11四种组合，可以代表四个信号。依次类推，n位二进制代码可表示2n个信号。 【例1】设计一个编码器，将Y0Y7的8个信号编成二进制代码。,（2）二-十进制编码器,二-十进制代码（简称BCD）是用4位二进制代码来表示一位十进制数。 【例2】设计一个8421BCD码编码器。,【例3】设计一个按键式8421BCD码的逻辑电路。 I0I9代表十个键，D、C、B、A为输出代码，并且同时输出数据有效标志S。,3优先编

8、码器,在数字系统中，有几个键或几个信号同时出现，要求编码器能识别输入信号的优先级别，对其中高优先级的信号进行编码，完成这一功能的编码器称为优先编码器。即在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。 74147是一个优先编码的8421BCD码编码器，其功能表如下表所示。,74LS147的逻辑符号,74LS147,74LS147芯片中无I0编码输入端，当其中9个编码输入都无效时，输出为1111，该代码为I0的代码。这是它的不完善之处。,八线-三线优先编码器74LS348,为输出使能端,为输入使能端,为优先编码输出端,4.4.4 数据选择器与数

9、据分配器,1数据选择器 数据选择器又称多路选择器（Multiplexer，简称MUX），其框图如图所示。,【例】设计一个四选一数据选择器。,八选一数据选择器74LS151的逻辑图如下：,2数据分配器,数据分配器的作用和数据选择器恰好相反，它只有一个数据输入端D，有四个输出端，由选择输入的不同取值组合来控制输入数据D从相应的某一输出端 （i取0、1、2、3）输出 。,设计一个四路数据分配器。,其逻辑电路图为：,由数据分配器的示意图可知，输出函数的表达式为：,用74LS138译码器作为数据分配器的电路,数据选择器和数据分配器配合使用，能实现多位并行输入的数据转换成串行数据输出，如图所示 。,4.4

10、.5 数值比较器,1数据比较器的概念 数据比较器是一种将两个n位二进制数A、B进行比较，以判别其大小的逻辑电路。数据比较器的示意图如图所示。,2两个一位二进制数的比较器,两个一位数值比较器的逻辑电路图,3四位二进制数的比较器,四位二进制数的比较器的逻辑符号,多位二进制数的比较器的应用,由两个四位二进制数值比较器构成的八位数值比较器,4.5 用中规模集成电路设计组合电路,1用数据选择器实现组合逻辑函数 数据选择器的输出函数逻辑表达式本身就是一个组合逻辑表达式。 例如，一个八选一数据选择器的输出函数逻辑表达式为：,【例】用四选一数据选择器实现逻辑函数,【例】用八选一数据选择器实现逻辑函数,2用译码

11、器实现组合逻辑函数,由译码器的工作原理可知，译码器可产生输入地址变量的全部最小项的非。例如一个3-8译码器，若输入为A、B、C，则可产生8个输出信号：,而任何一个组合逻辑函数都可以用最小项之和来表示，所以可以用译码器来产生逻辑函数的全部最小项，再用或门将所有最小项相加，即可实现组合逻辑函数。,【例】利用中规模集成电路3-8译码器，实现逻辑函数,【例】用一片译码器和一片数据选择器实现两个3位二进制码的比较。,4.6 组合逻辑电路中的竞争冒险现象,1竞争冒险现象 由于门电路存在平均传输延迟时间，因而可能在输出端产生干扰脉冲（又称毛刺），影响电路的正常工作，这种现象被称为竞争冒险。 2产生竞争冒险现

12、象的原因 在组合电路中，某个输入变量通过两条或两条以上途径传到输出门的输入端。由于每条途径的传输延迟时间不同，信号达到输出门的时间就有先有后，信号就会产生“竞争”。,3.判断竞争冒险的方法,判断一个电路是否可能产生冒险的方法有代数法和卡诺图法。 （1）代数法 当一个逻辑函数表达式中出现 和 时就具备了竞争条件。前者叫做“0”冒险，后者叫做“1”冒险。,【例】判断下列函数是否存在竞争冒险。,（2）卡诺图法,具体方法是：首先作出函数卡诺图，并画出和逻辑表达式中各“与”项对应的卡诺圈。然后观察卡诺图，若发现某两个卡诺圈存在“相切”关系，即两个卡诺圈之间存在不被同一个卡诺圈包含的相邻最小项，则该电路可能产生冒险。 【例】已知某逻辑电路对应的逻辑表达式如下，试判断该电路是否可能产生冒险。,4 消除竞争冒险的方法,1选择可靠性高的码制 格雷码在任一时刻只有一位变化。因此，在系统设计中需要自己选定码制时，在其他条件合适的前提下，若选择格雷码，可大大减少产生竞争冒险的可能性。 2引入封锁脉冲 在系统输出门的一个输入端引入封锁脉冲。在信号变化过程中，封锁脉冲使输出门封锁，输出端不会出现干扰脉冲；待信号稳定后，封锁脉冲消失，输出门有正常信号输