计算机组成原理.ppt

1、计算机组成原理,第3章 系统总线,本章内容,3.1 总线的概念和分类 3.2 总线特性及性能指标 总线特性 性能指标 总线标准 3.3 总线的结构 3.4 总线控制 判优控制 通信控制,3.1 总线的基本概念和分类,计算机部件,读写控制信号 地址线 数据线 握手信号（状态、中断、DMA） 时钟、电源、地线,系统互联,分散连接 内部连线十分复杂，布线困难 扩展性差 效率高 总线连接 简洁 扩展性好 共享竞争 1970年DEC公司PDP-11小型计算机首次采用总线技术,总线,定义：是连接多个部件的一组共享信息传送线路，它能够分时接收和发送各部件信息。 总线的关键特征是共享传输线。 总线的两个特点：

2、 任意时刻只能有一个设备向总线发送信息 系统瓶颈 多个部件可以同时从总线接受相同的信息 广播式,总线分类按位置,片内总线 是指芯片内部的总线。 如在CPU芯片内部，寄存器和寄存器之间、寄存器和算逻单元ALU之间都有总线连接。 系统总线 是指CPU、主存、I/O（通过I/O接口）各大部件之间的信息传输线。 又叫板级总线和板间总线 如ISA、PCI等。 通信总线（I/O总线） 是指计算机系统之间或计算机系统与其他系统（如控制仪表等）之间的通信传输线。 IDE、SCSI、USB、RS232,总线分类按功能,数据总线（DB） 双向，宽度差别 地址总线（AB） 单向，宽度与寻址空间有关 控制总线（CB）

3、 命令和状态,总线也包括电源线和地线！,数据总线,数据总线上传送数据信息，数据总线是双向的。 数据总线的条数称为数据总线宽度。比如，16位总线，指其数据总线为16根。 由于每一根数据线每次传送1位二进制数，所以数据线的根数决定了每一次能同时传送的二进制的位数。 数据总线是三态的，未被地址信号选中的部件，不驱动数据总线（其数据引脚为高阻）。,通信,地址总线,地址总线上传送地址信号，主要用来指定需要访问的部件（如存储器单元、外设）。 总线主设备发出地址信号后，总线上的所有部件均感受到该地址信号，但只有经过译码电路选中的部件才接收主设备的控制信号，并与之通信。 地址总线是单向的，即地址信号只能由总线

4、主设备至从设备。地址总线也是三态的，非主设备部件不能驱动地址总线。 如果CPU要从存储器中读取一个信息， 首先必须将要读取的信息的存储器地址放到地址总线上 然后才可以从给定的存储器地址中取出所需要的信息 地址总线的宽度决定了计算机系统能够使用的最大的存储器容量,控制总线,控制总线（Control Bus，CB）是在计算机系统各个部件之间传输控制信息的信号线 其作用是对数据总线、地址总线的访问及使用情况实施控制 控制线中每一根线都是单向的 用来指明数据传送的方向、中断请求和定时控制等 主设备与从设备：在总线上所连接的各类设备，按其对总线有无控制功能可分为主设备和从设备。主设备对总线有控制权，从设

5、备只能响应主设备发来的总线命令。这样，总线上所有的信息传输都是由主设备启动的。 根据不同的使用意义，控制总线上有的信号线为三态，有的非三态。,控制总线,由于计算机中的所有部件都要使用数据总线和地址总线，所以用控制总线对它们实施控制既是必要的，也是必须的 控制总线上传输的控制信息，其作用就是在计算机系统各个部件之间发送操作命令和定时信息 命令信息规定了要执行的具体操作 定时信息则规定了数据信息和地址信息的时效性 随着计算机技术的发展，这种简单总线结构逐渐暴露出一些不足 CPU是总线上的惟一主控者，即使后来增加了具有简单仲裁逻辑的DMA控制器以支持DMA传送，但是仍不能满足多CPU环境的要求 总线

6、信号是CPU引脚信号的延伸，所以总线结构与CPU紧密相关，通用性较差,3.2 总线特性及性能指标,总线特性 性能指标 总线标准,总线特性(1),从物理角度来看，总线就是一组电导线。 下图形象地表示了各个部件和总线之间的物理摆放位置。 为了保证机械上的可靠连接，必须规定其机械特性； 为了保证电气上正确连接，必须规定其电气特性； 为了保证正确地连接不同部件，还需规定其功能特性和时间特性。,总线,总线特性(2),机械特性：是指总线在机械连接方式上的一些性能。 如插头和插座使用的标准，它们的几何尺寸、形状、引脚的个数以及排列的顺序，接头处的可靠接触等等。 电气特性：是指总线的每一根传输线上信号的传输方

7、向和有效的电平范围。 如低电平表示逻辑“1”，并要求电平低于3V；高电平表示逻辑“0”，并要求高电平高于3V。 功能特性：是指总线中每根信号传输线的功能。 时间特性：是指总线中的任一根信号传输线在什么时间内有效。 为了正确传输数据信息，每条总线上的各种信号，互相存在着一种有效时序的关系，因此，时间特性一般可用信号时序图来描述。,总线性能指标(1),总线宽度：是指数据总线的根数，用bit（位）表示，如8位、16位、32位、64位（也即8根、16根、32根、64根数据线）。 最大传输率 (总线带宽)：总线本身所能达到的最高传输速率，用MB/s（每秒多少兆字节）表示。 例：总线工作频率33.3MHz

8、，总线宽度32位，则最大传输率 33.332/8132MB/s。 时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。 总线复用：为提高总线的利用率，将地址总线和数据总线共用一组物理线，在某一时刻该总线传输地址信号，另一时刻传输数据信号或命令信号。,总线性能指标(2),信号线数：即地址总线、数据总线和控制总线三种总线的根数总和。 总线控制方式：包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。 负载能力：通常用可连接扩增电路板数来反映总线的负载能力。 由于不同的电路对总线的负载是不同的，即使同一电路在不同的工作频率下，总线的负载也是不同的。因

9、此，总线负载能力的指标是不太严格的。 其他：如电源电压是5V还是3.3V、总线能否扩展至64位宽度等。,总线标准的产生,总线是在计算机系统模块化的发展过程中产生的，随着计算及应用领域的不断扩大，计算机系统中各类模块（特别是I/O设备所带来的各类接口模块），其品种极其繁杂，往往出现一种模块要配一种总线，很难在总线上更换、组合各类模块或设备。 20世纪70年代末，为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，便于维护，人们开始研究如何建立总线标准，完成系统设计和模块制作。 概念：所谓总线标准，可视为系统与各模块、模块与模块之间的一个互连的标准界面。 这个界面两端的任一方只需根据总线

10、标准的要求完成自身一面接口的功能要求，而无需了解对方接口与总线的连接要求。 因此，按总线标准设计的接口可视为通用接口。,目前流行的总线标准,ISA EISA VESA PCI MCA STD ,ISA、EISA,ISA：Industry Standard Architecture工业标准体系结构，又称AT总线 24位地址线（可直接寻址的内存容量为16MB） 62+36引脚 8/16位数据线 最高时钟频率8MHz 最大传输率16MB/s EISA：Extended Industry Standard Architecture 扩展工业标准体系结构 EISA是一种在ISA基础上扩充开放的总线标准

11、地址总线32位 数据总线32位 总线的时钟频率为8MHz 最大传输率33MB/s,MCA、STD,MCA：Micro Channel Architecture微通道体系结构，32位标准总线，最大传输率40MB/s。 MCA是IBM公司在推出其第一台80386系统时，突破传统ISA标准而创建的新型系统总线标准。MCA与ISA完全不兼容，所以限制了其推广。 STD：STD总线于1987年被国际电子电气工程师协会（IEEE）列为标准（IEEE961标准），主要用于以微处理器为中心的工业控制领域。 数据总线8位，最大传输率2MB/S。,VL-BUS、PCI,VL-BUS：是由VESA（Video El

12、ectronic Standard Association，视频电子标准协会）提出来的局部总线标准，也称为 VESA总线。 数据总线32位 总线时钟频率33MHz 配有局部控制器，将高速设备直接挂在CPU的总线上，实现CPU与高速外设之间的高速数据交换 PCI：Peripheral Component Interconnect外部设备互连总线。 32/64位数据总线，总线时钟频率33MHz 最大数据传输率132MB/s264MB/s 与ISA、EISA均可兼容 支持即插即用、支持多层结构,AGP、SCSI、USB,AGP：Accelerated Graphics Port加速图形接口，专为提高

13、视频带宽而设计的总线规范。它采用点对点连接，连接控制芯片组和AGP显示卡，因此严格说AGP不能称为总线，而是一种接口标准。 SCSI：Small Computer System Interface小型计算机系统接口。SCSI总线主要用于光驱、音频设备、扫描仪、打印机以及像硬盘驱动器这样的大容量存储设备等的连接，是一种直接连接外设的并行I/O总线。 USB：Universal Serial Bus通用串行总线，是一种连接外围设备的I/O总线，具有即插即用、热拔插等优良特点。,8位ISA总线接口,16位ISA总线,例1,题目：某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总

14、线时钟周期，总线时钟频率为33MHz，则总线带宽是多少? 如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少? 解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示， （1）根据定义可得 Dr = D/T = D1/T = Df =4B331000000/s=132MB/s （2）64位=8B， Dr= Df =8B661000000/s=528MB/s,提示：此题主要是考查对总线带宽的理解。 总线带宽一次传输的字节数总线周期 总线宽度/8*总线时钟频率,总线带宽需求分析,例如：系统需求如下 每秒30帧，每帧640*480，彩

15、色数24位的图象显示卡的数据吞吐量为28M字节/s； 100Mbps传输率的光纤网，需总线吞吐量为12.5M字节/s；,3.3 总线的结构,单总线结构 双总线结构 多总线结构,单总线结构,单总线结构将CPU、主存、I/O设备（通过I/O接口）都挂到一组总线上，允许I/O之间、I/O与主存之间直接交换信息。 这种结构简单，便于扩充。但是，由于所有的传送都通过这组总线，容易形成计算机系统的瓶颈。,为了从根本上解决CPU、主存与I/O设备之间传输速率的不匹配问题，实现CPU与其他设备的相对同步，不得不采用多总线结构。,单总线结构,结构特点 靠一簇总线，包括地址总线、数据总线和各种控制线来实现CPU、

16、存储器、I/O设备之间的信息交换。 要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权；当不再使用总线时，能迅速放弃总线控制权。 分析与结论 从单总线的传送方式可以看出，中央处理机不再是计算机的中心，CPU与其它设备一样，只不过是单总线上的一个子系统。 才用单总线结构后系统功能增强。因为采用单总线传送方式允许I/O设备直接与存储器交换信息，除分配总线使用权时还要与CPU打交道外，基本上不影响CPU，同时，外部设备寄存器和内存统一编码，这样中央处理机可以像访问内存一样访问外部设备。,单总线结构,存在问题 单总线的工作不允许有两个主设备同时使用总线。因此，当I

17、/O设备控制总线使用权时，CPU(它对总线使用的优先级别低于I/O设备)，不能从主存中取出数据，因而降低了CPU的处理速度。 由于所有设备都连接在一簇总线上，总线负载很重，随着外设与中央处理机之间交换信息量增大，可使系统的吞吐量呈饱和状态，甚至无法胜任，从而使系统性能下降。 单总线常采用异步互销应答方式，因此控制逻辑比较复杂。,单总线速度瓶颈,双总线结构,特点：将速度较低的I/O设备从单总线上分离出来，形成主存总线和I/O总线分开的结构。 概念：通道是一个具有特殊功能的处理器,CPU将一部分功能下放给通道，使其对I/O设备具有统一管理功能，以完成外部设备与主存之间的数据传送，其系统的吞吐能力可

18、以相当大。,如果将速率不同的I/O设备进行分类，然后将它们连接在不同的通道上，那么计算机系统的利用率会更高，如此发展成多总线结构。,以CPU为中心的双总线结构,结构特点：两簇总线 CPU与内存之间交换信息的通路，即存储总线M-BUS CPU与I/O设备之间交换信息的通路，即输入/出总线I/O-BUS 分析与结论 显而易见，内存与I/O设备之间交换信息都要通过CPU，因此称其为面向CPU的双总线结构。 既然内存与I/O设备要通过CPU交换信息，那么就必然要受到CPU的控制。 这种结构的优点是同一时间内只能进行一种传送，因此控制线路简单，时间关系易于处理，可以采用同步控制方式。缺点是由于I/O设备

19、与存储器交换信息要有CPU进行干预，因而当I/O设备工作频繁时要占用大量的CPU时间，从而降低了CPU的工作效率。因此，这种结构多为低档小型机所采用。,以存储器为中心的双总线结构,结构特点：在内存上开了两个口子，一个通过高速缓冲存储器Cache(它存有存储器部分信息的副本)与中央处理机相连；另一个口子与原来的单总线相通，实现内存与其它设备的信息交换。 分析与结论 显见，这种结构中，存储器成为计算机的中心，所以把这种结构称为面向存储器的双总线结构。 这种结构不是对单总线结构的否定，而是对它很好的补充，原因有二：第一，CPU通过专用总线与主存交换信息，不仅提高了处理机的速度，而且减轻了系统总线的负

20、担，防止饱和。第二，主存与I/O设备交换信息，不必经过CPU，因此又保持了单总线的主要优点-系统灵活性。 系统程序日益庞大，信息存储成为构成系统的一个核心问题，整个系统由早期以CPU为中心发展以存储系统为中心。因此，这种双总线结构被广泛使用。,三总线结构,主存总线 I/O总线 DMA总线 主存总线与DMA总线不能同时对主存进行存取。,四总线结构,为了进一步提高I/O的性能，又出现了四总线结构。 局部总线、系统总线、高速总线、扩展总线,总线结构举例,传统微型机总线结构 VL-BUS局部总线结构 PCI总线结构 多层PCI总线结构 奔腾计算机主板总线结构框图,传统微型机总线结构,VL-BUS局部总

21、线结构,VL-BUS总线是与CPU的关系太紧密（实际上这种总线与486配合最佳），很难支持功能更强的CPU，从而出现了PCI总线。,PCI总线结构,多层PCI总线结构,Pentium计算机主板总线结构图,CPU、RAM、ROM、控制芯片组等芯片之间的信号连接线称为CPU总线。CPU总线针对具体处理器设计，因此没有统一的规范。,这是一个三总线结构，即有CPU总线、PCI总线和ISA总线。,CPU总线的时钟频率为66.6MHz，CPU内部时钟是此时钟频率的倍频。此总线可连接4-128M内存。,主存控制器和Cache控制器芯片用来管理CPU对主存和Cache的存取操作。,PCI总线用来连接高速的I/

22、O设备模块，如显卡等。 通过“桥”芯片，PCI总线上连CPU总接，下连ISA总线。,ISA总线连接低速IO设备，支持7个DMA通道和15级可屏蔽硬件中断。,CPU总线、PCI总线和ISA总线通过两个“桥”芯片连成整体。桥芯片起到了信号速度缓冲、电平转换和控制协议转换的作用。,CPU总线： 也称CPU存储器总线，它是一个64位数据线和32位地址线的同步总线。 总线时钟频率为 66.6MHz (或60MHz)，CPU内部时钟是此时钟频率的倍频。此总线可连接4128MB的主存。主存扩充容量是以内存条形式插入主板相关插座来实现的。CPU总线还接有L2级cache。主存控制器和cache控制器芯片用来管

23、理CPU对主存和cache的存取操作。CPU是这条总线的主控者，但必要时可放弃总线控制权。,CPU总线,PCI总线： 用于连接高速的I/O设备模块。通过“桥”芯片，上面与更高速的CPU总线相连，下面与低速的ISA总线相接。PCI总线是一个32 (或64位) 的同步总线，32位(或64位)数据/地址线是同一组线，采用分时复用。总线时钟频率为33.3MHz，总线带宽是132MB/s。PCI总线采用集中式仲裁方式，有专用的PCI总线仲裁器。主板上一般有3个PCI总线扩充槽。,PCI总线,ISA总线： pentium机使用该总线与低速I/O设备连接。主板上一般留有34个ISA总线扩充槽，以便使用各种1

24、6位/8位适配器卡。该总线支持7个DMA通道和15级可屏蔽硬件中断。另外ISA总线控制逻辑还通过主板上的片级总线与实时钟/日历、ROM、键盘和鼠标控制器(8042微处理器)等芯片相连接。 CPU总线、PCI总线、ISA总线通过两个“桥”芯片连成整体。桥芯片在此起到了 信号速度缓冲、电平转换和控制协议的转换作用。通过桥将两类不同的总线“粘合”在一起的技术特别适合于系统的升级换代。pentium个人机总线系统中有一个核心逻辑芯片组，简称PCI芯片组，它包括主存控制器和cache控制器芯片、北桥芯片和南桥芯片。这个芯片组叫Intel 430系列、440系列，它们在系统中起着至关重要的作用。,ISA总

25、线,典型总线接口,总线结构对计算机系统性能的影响,在一个计算机系统中，采用哪种总线结构，往往对计算机系统的性能有很大影响。下面从三个方面来讨论这种影响。 1. 最大存储容量 在单总线系统中，最大主存容量必须小于由计算机字长所决定的可能的地址总数。 在双总线系统中，对主存和外设进行存取的判断是利用各自的指令操作码。由于主存地址和外设地址出现于不同的总线上，所以存储容量不会受到外围设备多少的影响。,2. 指令系统 在双总线系统中，CPU对存储总线和系统总线必须有不同的指令系统；在单总线系统中，访问主存和I/O传送可使用相同的操作码，使用相同的指令，但它们使用不同的地址。 3. 吞吐量 计算机系统的

26、吞吐量是指流入、处理和流出系统的信息的速率。它取决于信息能够多快地输入内存，CPU能够多快地取指令，数据能够多快地从内存取出或存入，以及所得结果能够多快地从内存送给一台外围设备。 由于上述原因，采用双端口存储器可以增加主存的有效速度。,3.4 总线控制,总线判优控制 总线通信控制,总线传输过程,总线完成一次传输可分为4个阶段 申请分配阶段：由需要使用总线的主设备提出申请，经总线仲裁机构决定将下一传输周期的总线使用权授于某一申请者。 寻址阶段：取得了使用权的主设备，通过总线发出本次打算访问的从设备的存储地址或设备地址及有关命令，启动参与本次传输的从设备。 传数阶段：主设备和从设备进行数据交换。

27、结束阶段：从总线上撤除有关信息，让出使用权。 对于独占系统（只有一个主设备的简单系统），只有2、3两个阶段,总线控制,两个问题 总线使用权分配，即总线判优控制，也称为仲裁逻辑 通信过程控制 总线判优控制：多个主设备同时申请总线时，按一定的优先等级顺序确定哪个主设备能使用总线。 集中式：将控制逻辑集中在一处，即总线仲裁器（arbitrator） ，分为链式查询、计数器定时查询、独立请求三种 分布式：将控制逻辑分散在与总线连接的各个部件或设备上，由各个节点竞争使用权（network） 总线通信控制 同步通信、异步通信、半同步通信、分离式通信,总线判优控制集中式,链式查询方式,链式查询方式的主要特点

28、：总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。假如BG到达的接口无总线请求，则继续往下查询；假如BG到达的接口有总线请求，BG信号便不再往下查询，该I/O接口获得了总线控制权。显然离中央仲裁器最近的设备具有最高优先级。链式查询是通过接口的优先级排队电路来实现。 优点：只用很少几根线就能按一定优先次序实现总线仲裁，很容易扩充设备；越靠近控制器的模块，优先级越高；结构校简单，造价较低。 缺点：对询问链的电路故障很敏感，如果第i个设备的接口中有关链的电路有故障，那么第i个以后的设备都不能进行工作。查询链的优先级是固定的，如果优先级高的设备出现频繁的请求时，优先级较低的设备可能长期不

29、能使用总线。, 链式查询方式,总线判优控制集中式,总线请求BR,总线忙BS,I/O接口0,I/O接口1,总 线 控 制 器,计数器定时查询方式,I/O接口n,数据线,地址线,设备地址,总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备 置“1”BS线，获得了总线使用权，此时中止计数查询。 每次计数可以从“0”开始，也可以从中止点开始。如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的顺序

30、是固定的。如果从中止点开始，则每个设备使用总线的优先级相等。 计数器初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活性是以增加线数为代价的。,计数器定时查询方式,总线判优控制集中式,计数器定时查询方式的主要特点： 计数方式与优先次序直接相关。 计数可以从“0”开始，此时设备的优先次序是固定的； 计数也可以从终止点开始，即是一种循环方法，此时设备使用总线的优先级相等； 计数的初始值还可由程序设置，故优先次序可以改变。 对电路故障不如链式查询方式敏感，但增加了主控制线（设备地址），控制也较复杂。,总线判优控制集中式,BR0,BG0,I/O接口0,I/O接口1,总 线 控 制 器,独立请求

31、方式,I/O接口n,数据线,地址线,BG1,BRn,BR1,BGn,总线判优控制集中式,独立请求方式的工作原理： 每个模块有一组独立的“总线请求”和“总线允许”信号线，每对信号线有其相应的优先级； 控制器中有一个优先级编码器和优先级译码器，用以选择优先级最高的请求，并产生出相应的“总线允许”信号； 当“总线忙”信号有效时，表示有的模块正在使用总线，因此请求使用总线的模块必须等待；直至“总线忙”信号变为无效时，所有需要使用总线的模块都可以发出“总线请求”信号，总线仲裁器仅向优先级最高的模块发出“总线允许”信号。 独立请求方式的主要特点： 判优速度快，且与模块数无关； 所需“请求线”和“允许线”较

32、多，N个模块需要2N条。,总线判优控制分布式,分布式仲裁不需要中央仲裁器，分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。 有三种常见的仲裁方式： 自举分布式仲裁 冲突检测分布式仲裁 并行竞争分布式仲裁,总线判优控制分步式,自举分布式仲裁,自举分布式仲裁方法使用多个请求线，不需要中心裁决器，每个设备独立地决定自己是

33、否是最高优先级请求者。 每个需要请求总线控制权的设备在各自对应的总线请求线上送出请求信号，在总线裁决期间每个设备将有关请求线上的信号合成后取回分析，根据这些请求信号确定自己能否拥有总线控制权。 每个设备通过取回的合成信息能够检测出其他设备是否发出了总线请求。如果一个设备在发出总线请求的同时，检测到其他优先级更高的设备也请求使用总线，则本设备不立即使用总线；否则，本设备就可立即使用总线。 NuBus（MacintoshiII中的底板式总线）和SCSI总线采用此方案。,总线判优控制分布式,自举分布式仲裁,BR3,BR2,I/O接口0,I/O接口1,I/O接口3,BR0,BR1,I/O接口2,假定：

34、 I/O接口0的优先级最低，I/O接口3的优先级最高。 BR0为总线忙信号线 BRi(i从13)为I/O接口i的总线请求信号线。,总线判优控制分布式,基本思想：在冲突检测分布式仲裁方法中，每个设备独立地请求总线，多个同时使用总线的设备会发生冲突，这时冲突被检测到，按照某种策略在冲突的各方选择一个设备。 Ethernet总线仲裁方案（CDMA/CD） 先听后讲 边讲边听 随机重发,冲突检测分布式仲裁,总线判优控制分布式,并行竞争分布式仲裁,并行竞争分布式仲裁方法是一种较复杂但有效的裁决方案。 其基本思想是：总线上的每个设备都有唯一的仲裁号，需要使用总线的主设备把自己的仲裁号发送到仲裁线上，这个仲

35、裁号将用在并行竞争算法中。每个设备根据算法决定在一定时间以后占用总线还是撤销仲裁号。 并行竞争算法：假定总线上有8根仲裁线AB0-AB7，需要使用总线的主设备把自己的仲裁号发送的这8根仲裁线上，发送最大仲裁号的设备将获得总线使用权。 这种方式与自举分布式仲裁算法相比，它可以用很少的仲裁线挂接大量的设备。 Futurebus+总线标准采用这种仲裁方案。,总线判优控制分布式,仲裁办法：每个设备的仲裁逻辑将检查仲裁线上的结果值，并根据下列规则修改它放到总线上的仲裁号：如果该设备的仲裁号中有某一位为0，而这一位对应的仲裁线信号为1，则则修改这个仲裁号，使其所有低位都从总线上撤销，也即：使所有低位对应的

36、仲裁线送出一个为0的信号。这样，具有最高仲裁号的设备将会发现它的仲裁号和留在仲裁线上的号匹配，所以它将赢得总线使用权。,并行竞争分布式仲裁,总线的通信,总线的通信主要解决通信双方如何获知传输开始和传输结束以及通信双方如何协调如何配合的问题。 主设备 在获得总线控制权后，能启动数据的传输、发出地址或读写控制命令并控制总线上的数据传送过程的模块 CPU、DMA控制器、外围处理器 从设备 本身不具备总线控制能力，但能够对总线主设备提出的数据请求做出响应，接受主设备发出的地址(并进行译码)，和读写命令并执行相应操作的模块。 内存、I/O接口。,同步通信方式,通信双方由统一时标控制数据传送称为同步通信。

37、时标通常由CPU的总线控制部件发出，送到总线上的所有部件；也可以由每个部件各自的时序发生器发出，但是必须有总线控制部件发出的时钟信号对它们进行同步。,对于读命令，其传输周期为： T1：主模块发地址 T2：主模块发读命令 T3：从模块提供数据 T4：主模块撤销读命令,同步通信方式,对于写命令，其传输周期为： T1：主模块发地址 T1.5：主模块提供数据 T2：主模块发写命令，从模块必须在规定时间内将数据写入地址总线所指明的单元中 T4：主模块撤销写命令和数据等信号,同步通信方式的优点与缺点: 优点是模块间的配合简单一致； 缺点是主从模块时间配合属强制性同步，必须按速度最慢的部件来设计公共时钟。,

38、异步通信方式,异步通信方式克服了同步通信的缺点，允许各模块速度的不一致性，给设计者充分的灵活性和选择余地。 异步通信方式没有公共的时钟标准，而是采用应答方式（又称握手方式）：主设备发Request，从设备响应Ack；当然，这就要求主从模块之间要增加两条应答线。 异步通信方式分为三种类型 不互锁方式 半互锁方式 全互锁方式,异步通信方式的三种类型,不互锁方式 主设备发Request后，间隔固定时间，认为从设备已经收到；从设备发ACK后，间隔固定时间，认为主设备也收到。 半互锁方式 主设备发Request后，等待ACK；从设备发ACK后，不等待主设备。 全互锁方式 主从设备相互等待,不互锁方式,半互锁方式,全互锁方式,请求,应答,请求,应答,请求,应答,半同步通信方式,按同步方式定时 增加wait状态信号线 在T2/T3之间插入Tw,以读命令为例，半同步通信时序为： T1：主模块发地址 T2：主模块发读命令 Tw：当WAIT信号为低电平有效时，进入等待，其时间间隔与T统一 Tw：当