数字钟任务书

1、 南昌工程学院10通信电子课程设计说明书题 目 数字电子时钟的设计 课 程 名 称 10通信电子课程设计 系 院 信息工程学院 专 业 10通信工程 班 级 01 班 学 生 姓 名 邓洲洲 学 号 设 计 地 点 电子信息楼B403 指 导 教 师 李院民 樊飞燕 设计起止时间：2013年6月17日至2013年6月21日 目录一、需求分析1二、系统总体设计2三、系统详细设计5四、调试与维护11五、结束语12六、参考文献12七、指导教师评阅13一、需求分析数字时钟的出现打破了人们对时钟的传统概念，因为数字时钟不仅可以通过数字直观的显示时间，用音箱，音乐，汉语语音报时；还可以定时的发出各种声，光

2、，电信号，以启动各种设备实现实时控制，时间顺序控制。设计目的1）熟悉集成电路的引脚安排。2）掌握各芯片的逻辑功能及使用方法。3）了解面包板结构及其接线方法。4）了解数字钟的组成及工作原理。5）熟悉数字钟的设计与制作。主要技术指标设计一数字电子时钟,要求实现如下功能：1)显示时，分，秒，用24小时制。2)能够进行校时，可以对数字钟进行调时间。3)能够正点报时。4)用multisim软件进行仿真验证。二、系统总体设计要想构成数字钟，首先应选择一个脉冲源能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号

3、”（频率为根据选用芯片自己确定）。经过分频器输出的秒脉冲信号到计数器中进行计数。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。此时需要分别设计60进制，24进制计数器，各计数器输出信号经译码器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用手动调整。 手动调整可利用手

4、动的节拍调准显示时间。还需要有整点报时功能。方案原理图如下：整点报时时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校时电路秒脉冲电路的选择和比较：1. 振荡电路的选择方案一：采用石英晶体振荡器石英晶体振荡器的特点是电路结构简单，由于石英晶体的品质因数Q值很高，因而具有很好的选频特性。另外它还具有一个极为稳定的串联谐振频率f。而f只由石英晶体的结晶方向和外观尺寸所决定。一般情况下，晶振荡频率愈高，准确度愈高，但所用分频级数愈多，耗电量愈大，成本也就愈高。在选择晶振器时，应综合考虑。所以我们可以采用f=1000Hz的石英晶体振荡电路。石英晶体振荡器输出方波的频率 =石英晶

5、体的固有谐振频率。方案二：采用虚拟的脉冲时钟电压源给数字钟提供一个频率为100Hz的信号可保证数字钟的走时准确及稳定。时钟电压源这里选方案二更简单方案三：采用555构成的多偕振荡电路振荡器电路选用555构成的多偕振荡器，由 555 定时器构成的 1KHZ的自激振荡器，其原理是 0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。计时是 1HZ的脉冲才是 1S计一次数，所以需要分频才能得到 1HZ的脉冲，所以用74LS90串联而成的分频器。其中的电位器可以微调振荡器的输出频率。555构成的多偕振荡器数码管的比较与选择在Multisim10.1仿真器件中，需要译码器的数码管有共阳极和共

6、阴极之分，74LS48 是驱动共阴极数码管的器件。需要译码器的共阴极数码管解码七段排列显示器（我选择这种）三、系统详细设计（一）元件清单元件名称 元件数量 元件型号解码七段排列显示器 6个 DCD-HEX时，分，秒计数器 6个 7490N脉冲时钟电压源 1个 5V，100Hz报时电路 1个 74HC30D-6V与非门 2个 7400N单刀双掷开关 2个蜂鸣器 1个导线若干（二） 石英晶体振荡器的设计这里我选择方案二，采用电压为5V，产生100Hz频率脉冲的时钟电压源给数字钟提供一个频率为100Hz的信号可保证数字钟的走时准确及稳定。电路如下：（三）计数器的选择在设计数字钟电路中，进制是最主要的

7、一部分，它关系着显示的正确与否。关键在于了解各种器件的作用及功能，而且在调试的过程中容不容易出问题，电路会不会变得复杂，器件的选择最好要统一，以便调试成功。1. 秒进制与分进制的进制都是六十进制的计数器。所以两者的设计基本是相同的。六十进制计数器的设计如下：“秒”计数器电路与“分”计数器电路都是六十进制，它是由一级十进制计数器和一级六进制计数器连接构成，如下图所示，是采用两片中规模集成电路7490N串接起来构成的秒、分计数器。六十进制同步递增计数器由图可知，U10是十进制计数器，U1的QD作为十进制的进位信号，7490N计数器是十进制异步计数器 ，当R01和R02都为1时，计数器清零。U1是在

8、CP信号的下降沿翻转计数，U9的QB和QC想与后的下降沿，作为“分 （时）”计数器的输入信号。U9的输出0110高电平1送到R01、R02端清零，7490N内部的R01和R02与非后使计数器归零，完成六进制计数。由此可见，U9和U10串联实现六十进制计数。2.时进制计数器是二十四进制的计数器。时计数电路是由U12和U11组成的二十四进制计数电路，如下图所示：当“时”个位U11计数输入端等到第10个触发信号时，U11计数器归零，进位端QD向U12“时”十位计数器输出进位信号。当第24个“时“（来自“分”计数器输出的进位信号）脉冲到达时，U11计数器的状态为“0100”，U12计数器的状态为“00

9、10”，此时“时”个位计数器的QC和“时”十位计数器的QB都为“1”。把它们分别送入U12和U11计数器的清零端R01和R02，通过7490内部的R01和R02与非后清零，计数器归零，完成二十四进制计数。（四）显示器的选择设计我这里选择上面介绍的第二种显示器：解码七段排列显示器。图如下：（五）校分、校时电路。当接通电源或计时出现误差时需要对数字钟进行校正。校正电路通过K1校正时钟，通过K2校正分钟。K1是单刀双掷开关，按下一次A字母，时钟就增加一次，再按一次就断开，如果按一次不连续按的话，时钟就会一直增加下去，直到23后就归零，循环。同理校分也类似，按B就能实现校分。图如下：（六）整点报时电路

10、。当时钟运行到整点时，要求电路能推动扬声器发出音响声。例如：当时钟到达10点时，在9点59分50秒到9点59分59秒连续不断的发出声响。报时电路选74HC30D，选蜂鸣器为电声器件。整点报时图3. 16整点报时电路当时间在59分50秒到59分59秒的时间，分十位，分个位均保持不变，分别为5，9和5，因此，可以将分十位，分个位与74hC30D相连，由74hC30D与蜂鸣器相连，从而产生整点报时效果。（七）、总体电路图（八）、仿真结果 四、调试与维护调试：设计的几个校时电路有时没用，如：最后想出用上面完成的两个开关的方法。维护：这个时钟需要注意的是校时时按A调的是小时，按B调的是分钟，没有调秒的五

11、、结束语在做这个课程设计的时候已经做过一个数据结构的课程设计，多少有些疲惫，但我们并没有因为这个而对这个设计放松经历，从选课择课设题目，到去图书馆查资料都是一丝不苟。数字钟是我们日常生活中十分常见且必不可少的设备。以前对于它的原理就十分好奇。通过这次课程设计让我对它的工作原理有了更深一步的认识：数字时钟电路由秒信号发生器（基准频率源和分频器）、时、分、秒计数器、译码器、数字显示器和校准电路等六部分组成。也让我对74LS161，74LS48，CD4060，74LS74芯片的功能有了进一步的认识。对我们平时学的时序逻辑电路有了进一步的了解。在这一次课程设计中我们8个人组成的小组共同努力。让我学到了团队的力量。认识到了团队精神的重要性。锻炼了我们实际操作的能力。对，multisim这个仿真软件的操作有了提高。六、参考文献1 李万臣主编 .数字电子技术基础实验与课程设计.哈尔滨:哈尔滨工程大学出版2001.3 2沈明发等编 .数字电子线路实验.广州:暨南大学出版社，2001.103