《时序逻辑》PPT课件.ppt

1、1,电子技术,第六章 常用时序逻辑功能器件,数字电路部分,2,寄存器和移位寄存器,计数器,顺序脉冲发生器,分析,设计,教学要求 ：,1. 会使用移位寄存器组件 ；,2. 会分析和设计计数器电路。 3.掌握集成计数器和移位寄存器的应用,*,3,6.4常用时序逻辑器件 6.4.1计数器分类 一、集成二进制计数器 二、集成非二进制计数器 三、集成计数器的应用 6.4.4 寄存器 举例,4,1. 计数器的作用,记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。,2. 计数器的分类,按工作方式分：同步计数器和异步计数器。,按功能分：加法计数器、减法计数器和可逆计数器。,按计数器的计数容

2、量(或称模数)来分：各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,6.4.1 计数器的功能和分类,5,一、集成二进制计数器,1. 4位二进制同步加法计数器74161,74161的状态图和时序图：,6,4位二进制同步加法计数器74161内部电路,7, 异步清零;, 计数；, 同步并行预置数；,RCO为进位输出端。, 保持。,8,9,应用,组成任意进制计数器 N次分频器frequency division,74161的状态图和时序图：,10,在N1（5）时将LD变为0,QCQBQA101 LD0，但CR=1,置零,1.置数法parallel load （利用LD端）,例：利

3、用74161构成六进制计数器,11,预置16N（10）到计数器,CO1 LD0 CR=1,1.置数法（利用LD端）,12,预置（3）到计数器，M=8时LD=0,CR=1,(a)置数法（利用LD端）,13,QCQBQA110，CR0，强迫置0,因此存在毛刺（QB）,2.清零法（复位法） （利用CR端）,14,毛刺,15,(2)、集成计数器74163,逻辑符号,74163芯片引脚图及功能和74161同，唯一区别：74163是同步清0，即 时，输入一个CP，各触发器才能清0。,16,（3）4位二进制同步可逆计数器reversible counter 74191,191EWB,17,二、集成非二进制计

4、数器,N进制计数器又称模N计数器module 。,当N=2n时，就是前面讨论的n位二进制计数器；,当N2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。,18,1集成十进制计数器举例,（1）8421BCD码同步加法计数器74160,RCO=0,19,（2）二五十进制异步加法计数器74290,74290包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。,20,74290框图和 逻辑电路图,（c）框图,二进制计数器的时钟输入端为CP0，输出端为Q0； 五进制计数器的时钟输入端为CP1，输出端为Q1、Q2、Q3。,如果将Q0与CP1相连，CP0作时钟脉冲输入端，Q0Q3作输

5、出端，则为8421BCD码十进制计数器。,21,74290的功能：, 异步清零。 异步置数（置9）。 计数。,2-5-10进制290EWB,22,实现8421、5421码模10计数,23,三、集成计数器的应用,1.组成任意（N）进制计数器 N次分频器 假如需要的是M进制计数器，这时有MN两种情况， （1） MN 在N进制计数器的顺序计数过程中，若设法使之跳跃N-M个状态，就可得到M进制计数器。 方法 1.置数法（置位法） 2.清零法（复位法） 介绍74161时已讲过异步清零法和同步预置数法,24,同步清零法,同步清零法适用于具有同步清零端的集成计数器。 例：用集成计数器74163和与非门组成的

6、6进制计数器。,EWB同步清0六进制163,25,功能表比较,74161,26,异步预置数法,异步预置数法适用于具有异步预置端的集成计数器。 例：用集成计数器74191和与非门组成的余3码10进制计数器。,EWB异步预置191,27,（2）MN的情况,必须用多片N进制组合起来，构成M进制。各级之间连接方式： 1）串行进位（异步级联）：低位片的进位输出作高片的CP。 2）并行进位（同步级联）：低片的进位作高片的ET、EP。 3）整体清零 4）整体置位（数）,28,例：用两片74191采用异步级联方式构成8位二进制计数器。,1）异步级联（串行进位）,29,例：用两片4位二进制加法计数器74161采

7、用同步级联方式构成的8位二进制同步加法计数器，模为1616=256。,2）同步级联(并行进位）,30,3）整体清零,例 1 用74160组成48进制计数器。,解：因为N48，而74160为模10计数器，所以要用两片74160构成此计数器。,先将两芯片采用同步级联方式连接成100进制计数器，然后再用整体清零法组成48进制计数器。,EWB,31,例 2 用74161组成174进制计数器。,（174）D=（10101110）B，当Q7Q6Q5Q4Q3Q2Q1Q0=10101110，即当Q7Q5Q3Q2Q1分别是1时，反馈清零，如图。,Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7,异步清零，N进制就

8、从N反馈译码； 同步清零， N进制就丛N-1反馈译码,32,整体置数,先将两片N进制计数器级联接成一个大于M进制的计数器（如NN），后在选定的某一状态下译出LD=0信号，将两个N进制计数器同时置入适当数据，跳过多余状态，获得M进制计数器。,33,举例：用74161组成174进制计数器（整体置数法）,161是同步预置数，用进位输出RCO反馈预置数：256-174=82，即把（82）D=（01010010）B从两片161的并行输入数据端送入即可。如图,Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7,作业：P153：6.1.1、6.3.2、6.4.1、6.4.2、6.4.4、5、6、7、8、9,34

9、,在QDQCQBQA 0110 时立即清零 。,在QDQCQBQA 0101 时 准备清零 。,比较 用74LS290与用74LS163构成六进制计数器:,35,(1). 需要两片74LS163；,(2). 为了提高运算速度，使用同步计数方式。,例2：用74LS163构成二十四进制计数器。,23=（17）H时清0,36,2.组成分频器,例 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。,解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。,37,3组

10、成序列信号发生器,序列信号在时钟脉冲作用下产生的一串周期性的二进制信号。,例1：如图,74161及门电路构成的时序电路,分析功能。,其中74161与G1构成了一个模5计数器。 ，因此，这是一个01010序列信号发生器，序列长度P=5。,EWB仿真,38,例2 试用计数器74161和数据选择器设计一个01100011序列发生器。,解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。,EWB仿真,39,4组成脉冲分配器,EWB仿真,产生节拍脉冲,40,在数字电路中，用来存放二进制数据或代码的电路称为寄存器(Register )。,寄存器

11、是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。,按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。,6.2 寄存器,41,一、锁存器(Latch ),锁存器是一种能存储数据的时序电路器件。在使能端有效状态，能够接受输入端的数据。,(1) 8位锁存器74LS373,(2) 8位可

12、寻址锁存器74LS259,使能,输出控制端,清除,数据输入,地址,42,二、数码寄存器存储二进制数码的时序电路组件,集成数码寄存器74LSl75 ：,D0D3是并行数据输入端，CP为时钟脉冲端。,Q0Q3是并行数据输出端。,异步清零控制端。,43,74LS175的功能:,CR是异步清零控制端。,D0D3是并行数据输入端，CP为时钟脉冲端。,Q0Q3是并行数据输出端。,44,三、移位寄存器shift register,移位寄存器不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。,1单向移位寄存器,（1）右移寄存器（D触发器组成的4位右移寄存器） 右移寄存器的结构

13、特点：左边触发器的输出端接右邻触发器的输入端。,并行输出,4位右移 移位寄存器,45,设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下：,46,右移寄存器的时序图：,由于右移寄存器移位的方向为DIQ0Q1Q2Q3，即由低位向高位移，所以又称为上移寄存器。,在4个移位脉冲作用下，输入的4位串行数码1101全部存入了寄存器中。这种输入方式称为串行输入方式。,47,（2）左移寄存器,2 双向移位寄存器bidirectional shift register 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。,左移

14、寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。,串入串出parallel-in serial-out,left/right serial input,48,当S=1时，D0=DSR、 D1=Q0、D2=Q1、D3=Q2， 实现右移操作；,其中，DSR为右移串行输入端，DSL为左移串行输入端。,当S=0时，D3=DSL，D2=Q3 、 D1=Q2、D0=Q1， 实现左移操作。,49,三、集成移位寄存器74194,74194为四位双向移位寄存器。,Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。,DSL 和DSR分别是左移和右移串行输入。 D0、D1、D2

15、和D3是并行输入端。,50,74194的功能表：,51,74194功能表,CR,S,1,S,0,操作说明,1,右移,1,左移,1,1,并行送数,1,0,0,保持,0,f,f,置,0,0,0,parallel load,52,右移模式,左移模式,移位寄存器的级联,53,实现方法,(1). 因为有7位并行输入，故需使用两片74LS194；,(2). 用最高位QD3作为它的串行输出端。,例1,数据传送方式变换电路并入串出,54,&,G1,S0,S1,CP1,Q0,Q1,Q2,Q3,S0,S1,CP2,Q0,Q1,Q2,Q3,DSR,DSR,D10,D11,D12,D13,D20,D21,D22,D2

16、3,D0,D1,D2,D3,D4,D5,D6,+5V,+5V,CP,启动脉冲,移位脉冲,&,G2,串行输出,并行输入,74LS194 (1),74LS194 (2),具体电路,55,四、移位寄存器构成的移位型计数器,1. 环形计数器orbicular counter,环形计数器的特点： 电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。,EWB 194环型计数器,56,节拍脉冲,SL,1,START,57,2扭环形计数器,为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。,一般来说，N位移位寄存器可以组成模2N的扭环形计数

17、器，只需将末级输出反相后，接到串行输入端。,EWB 194扭环,58,n个FF构成环形计数器时,模M=n，主循环有n个状态。构成扭环计数器时，模M=2n，主循环有2n个状态。,用两片74194构成模12扭环计数器,EWB 模12扭环型计数器,作业：P154：6.2.2,59,几进制计数器？,置零法：,例1,模7,举例,60,置最大数法：指出错误,61,置最小数法：,74161是16进制计数器，同步置数，所以，16-7=9（1001），作为D3D0的预置数，到最大状态1111时，CO=1，经反相器，使LD=0 。,62,用两片74160构成37进制计数器,例2,分析下面电路是几进制计数器？,10

18、0-63=37,63,用两片74160构成60秒计时电路,例3,分析下面电路是几进计数器？,64,用74290构成模1000计数器,65,用两片74290构成模46计数器:,10 20 40 80,66,例1,用74161设计一个可控进制的计数器，当输入控制变量M=0时工作在五进制， M=1时工作在十五进制。标出进位输出端。,综合应用,67,例2,用优先编码器74148和计数器74160组成可控分频器，试说明当输入信号A B C D E F G分别为低电平时，Y端的输出频率为多少？,68,解：由图 可见，计数器工作在可预置数状态，每当计数器的进位输出CO=1(即输出Q=1001)时，在下一个CP上升沿到达时置入编码器的输出状态Y。,例如：当A=0时，74148的输出为Y2Y1Y0=110，经反向器输入到74160的置数端D3D2D1D0=0001，则构成9进制计数器，输出脉冲Z的频率为CP的1/9。依此类推便可得到 下表：,69,数字电子钟的时计数、译码、显示电路,70,例1：数字频率计原理电路的设计。,1 秒钟,计数器的应用举例,频率：周期性信号在单位时间（1s）内变化的次数,设计一个可以自动和手动两种工作方式的频率计。假设自动清零用1S，计数1S，显示3S，原始状态图如图。此电路分成两部分：,1 秒钟,3 秒钟,71,1H