主板上的高速总线

神经系统是智力与行动力的连接纽带，如果没有它，我们将无法完成任何事情，即便你有再高的智商。计算机是人类的机械仿真，它同 样具有大脑CPU 、视觉显卡、听觉声卡、行动力各类外部设备，自然，计算机也应该具有和人一样的神经系统，否则各个 部件间无法完成交流，它便是我们通常所说的总线。 在人体中，神经脉络无处不在，计算机中，总线也无处不在微处理器与北桥通过前端总线连接、北桥与内存模块通过内存总线连接、 北桥与显卡通过 AGP 总线连接、北桥与南桥通过南北桥总线连接、南桥与扩展卡通过 PCI 总线连接、南桥与存储设备通过 IDE 总线连接 还有外部设备的并/串口、USB 、IEEE1394 总线，计算机中的总线也是名目繁多、不过功能都是大同小异。根据不同的需要，计算机总线的速 度有所差别，但高速无疑是计算机发展的趋势，总线同样朝着这个方向发展。时下，高速总线方兴未艾，传统的低速总线纷纷遭到淘汰的命 运；这样的变革发生在计算机的所有总线领域，它标志着 PC 将进入一个全新的时代PCI Express、HyperTransport、Hub-Link(Intel)、V- Link(VIA)、MuTIOL(SiS)等高速总线技术便在这样的背景下纷纷来临，经过这几年的发展，这些高速总线开始投入实用或即将投入实用， PC 的神经系统由此得以大大强化！ 本文对现在已经展开广泛应用的总线技术作一个简单总结，而新一代的 I/O 总线互连技术 PCI Express 及一些局部总线则不在此次讨论范 围之内。 一、HyperTransport ，AMD64 架构的中枢 HyperTransport 是 AMD 所倡导的高速总线标准，这项技术原名为 LDT (Lighting Data Transport，意即闪电数据传输)，早在 1999 年就开 始设计并于 2001 年得到成功推广。与 PCI Express、PCI-X 不同， HyperTransport 并不是作为连接设备的系统总线，它是一种定位于芯片互连 的高速总线，比如说两枚处理器构建 SMP 系统、微处理器与芯片组、芯片组的南桥与北桥、高性能服务器内部，等等。 基本的 HyperTransport 总线采用两条点对点的单双工数据传输线路（一条为输入、一条为输出） ，它的物理频率只有 400MHz，考虑 DDR 双向触发技术的效果，其数据传输频率相当于 800MHz，换句话说数据传输速率为 100MB/s但这只是一根传输线，如果使用 8 根传输线 （8 位） ，HyperTransport 可达到 800MB/s 的数据带宽，nVIDIA nForce、nForce 2 和 nForce 3 Pro 等数款芯片组都是采用这种总线！如果是 16 根传输线，HyperTransport 便可提供 1.6GB/s 的数据传输带宽，这个数字似乎毫不惊人！但现在 AMD 将它的物理频率提升到 800MHz，这样 8 位总线便可提供 1.6GB/s 的数据带宽，16 位总线则拥有 3.2GB/s 的高带宽，与 PCI Express 相比显得毫不逊色。 我们知道，现有 PC 基于 32 位架构，各类数据都必须以 32 位为一个基本单位进行传输或处理；当使用 16 位总线时，它可以将 32 位数据 分成两批传送然后组装；如果使用 8 位总线则分成 4 批次组装，在系统看来，数据仍是以 32 位为单位传送的，可以直接调用。 虽然推出时间早，但 HyperTransport 并未给人们留下深刻的印象，大家多半是在 nVIDIA 的 nForce/nForce2 芯片组中才对它有些了解。事 实上，HyperTransport 在路由器、交换机等芯片互联中也颇有建树，Cisco 自身就是 HyperTransport 推广联盟的重要成员之一。HyperTransport 的意义不仅于此，回溯开发之初，我们不难发现 HyperTransport 总线其实是与 AMD 的 64 位处理平台配套使用的，只是后来总线先出马、处 理器延后罢了。目前在基于 AMD8000 芯片组的 AMD64 平台中（AMD 将混乱的 X86-64、Hammer 等说法统一成AMD64标识） ， HyperTransport 是以中枢主干的姿态出现的：Opteron/Athlon 64 处理器通过 HyperTransport 与 AGP 3.0 控制器（AMD 8151 芯片，8/16 位总线， 1.6/6.4GB/s）连接，AGP 3.0 控制器也是通过 HyperTransport 与南桥（AMD 8111 I/O Hub 芯片，8 位总线，800MB/s）和 PCI-X 控制器 （AMD 8131 芯片，8 位/16 位总线，3.2/6.4GB/s）两枚芯片相连。 不难发现，在 AMD64 架构中，HyperTransport 是系统的中枢，这种异常简单、直接的架构对发挥 64 位平台的高性能有一定帮助， HyperTransport 的确可以让 AMD64 发挥出最优效能！大家也许会问，为何 AMD 不采用时髦的 PCI Express 连接南北桥呢？答案很简单， AMD 将被迫在 HyperTransport 与 PCI Express 间作转换、画蛇添足，性能反而会降低！当然，未来的扩展设备都是以 PCI Express 的形态出现， 解决这个问题也很简单，AMD 只需要在芯片组中增加一个 PCI Express 控制器即可，或者采取类似 AMD8131 PCI-X 芯片的做法独立设计 PCI Express 控制芯片。 我们将认可这个现实：Intel 以 PCI Express 作为未来总线的核心，未来其微处理器和芯片组产品都将基于 PCI Express；而 AMD 的 64 位 平台将以 HyperTransport 作为系统核心， PCI Express 与 PCI-X、PCI 居于同等次要地位。这种设计思路也被 Transmeta 公司所采用，Transmeta 即将推出的 Crusoe TM8000 处理器全盘复制了 AMD64 架构：整合内存控制器、通过 HyperTransport 总线与芯片组连接的确， HyperTransport 魅力非凡， PCI Express 也无法将其光芒遮盖两者虽有冲突，更多时候是相容互补，这在未来的 AMD64 平台中将得到体现。 二、Hub-Link、V-Link、MuTIOL，连接南北桥的三驾马车 我们知道大部分芯片组都是基于南北桥架构，PCI 总线作为南北桥芯片的传输动脉，其瓶颈效应已经出现：只要每个 IDE 通道各有一个 ATA-66 硬盘，再加上 100M 快速以太网功能，PCI 总线就无法胜任南北桥连接的重任。为了提高产品性能，Intel 、VIA 和 SiS 都先后发展出 过渡性质的南北桥专用总线，这便是 Intel Hub-Link、VIA V-Link 和 SiS 的 MuTIOL，直到现在，这三种总线依然活跃在它们各自的芯片组中。 Hub-Link 最早于 i820 芯片组上出现，它为南北桥（此处为 ICH 和 MCH）连接提供了 266MB/s 的数据传输带宽，大大缓解了紧张的总线 资源。但在实际使用中，Hub-Link 并未取得理想的效果，i820 的表现还不如早先的 440BX。后来推出的 i810、i815 系列同样采用 Hub-Link 架构，前者低端定位性能不如人意，后者勉强同 440BX 在同一水平这个时候，Hub-Link 并没有体现出理想的效果。到 Pentium 4 处理器 推出之后，Hub-Link 才真正在 i850 和 i845 系列产品上发挥效用。 Hub-Link 先后发展出 1.0、1.1、1.5、2.0 等多个版本，它是一种可在一个时钟周期传输 4 次数据的高速并行总线，共有 8 位和 16 位两种 1.0 版本最初用于 i820、i81X 和 i850 身上（南桥版本为 ICH、ICH2） ，其物理频率为 66MHz，这样 8 位版本 Hub-Link 所能提供的总带宽 为 266MB/s，在当时，这个数字是可以满足系统需求的。1.1 版的速度与 1.0 版相同，但两者在设计上存在较大的区别，导致两者无法通用。 Hub-Link 1.1 主要用于 ICH4 与 MCH 北桥的连接，像 i845E、i845G 之类的产品都是采用 Hub-Link 1.1；i850E 因设计较早、只能支持 Hub- Link 1.0，所以无法搭配 ICH4 使用（i850E 继续搭配落后的 ICH2，原因便在于此） 。Hub-Link 1.5 也是用于 ICH4 中，它的速度同样只有 266MB/s，只是电气特性上与 Hub-Link 2.0 兼容，有利于主板厂商简化线路而已，在南北桥总线普遍提升到 533MB/s 的今天，Hub-Link 1.5 区 区 266MB/s 带宽委实有些过于保守。真正让我们兴奋的是 Hub-Link 2.0，它与 1.X 版本最大的区别是总线宽度扩展到 16 位、数据带宽提升到 1.06GB/s 的水准。 Hub-Link 2.0 目前只用于 Intel 的服务器芯片组 E7500 中E7500 共有三条 Hub-Link 2.0 总线，分别将 MCH 北桥与三枚 PCI/PCI-X 桥接芯片 P64H2连接起来，这样主板厂商可根据自身需要选择 64 位 PCI 与 PCI-X 槽的灵活搭配。至于 E7500 的 ICH3-S 南桥， Intel 仍旧使用速度较慢的 Hub-Link 1.5 将它与 MCH 连接，毕竟 P64H2 桥接芯片承担了主要的 I/O 任务，ICH3-S 与 MCH 的数据传输量不会 太大。 在Intel发展Hub-Link总线的同时，VIA 也在积极发展自身的V-Link总线。V-Link与Hub-Link殊途同归，它的数据带宽为32位，工作频率 66MHz（未采用DDR、QDR等技术） ，这样数据带宽也是266MB/s。在应用之初，V-Link的表现也相当失败：采用新型总线的KT266、Apollo Pro 266芯片组的性能甚至不如基于PCI总线的KT133A和Apollo Pro 694X，估计是当时VIA技术不成熟的缘故。在KT266A 之后V-Link开始表现 出优越的性能，此后的KT333也沿用了 266MB/s的V-Link。到了KT400和P4X333，VIA 开始启用8X V-Link 总线，其改进之处就是将总线的频 率提升至133MHz，总线宽度仍为 32位，总带宽达到了533MB/s 。按照计划，8X V-Link仍将在未来的P4T400、P4T600 和Athlon 64平台的 K8T400/K8M400系列产品中继续使用；在这之后VIA将全面转向带宽达到1.06GB/s的Ultra V-Link总线，其综合水平与Intel Hub-Link 2.0大体相 当。 基本上我们vlink时钟是66Mhz的，而数据线可以有8位和16位的区别（有些北桥不支持16位，比如 P4M890）。而4X，8X是指在一个时钟周期内可以传输多少次数据，数据是通过strobe信号上升沿和下降沿 传输，所以strobe的频率在4X和8X的时候分别是133Mhz和266Mhz。 同样的速率也有不同的mode，具体的可以参考下图：（其中mode0mode2都是8位的，而mode3，mode4是 16位的） 比如mode2，它的strobe是266Mhz，而它的数据是每次传输8位，但是它是半双工的，也就是要传完上行的 才能传下行(也就是上行和下行都是使用相同的8根数据线)； 而mode4，它的strobe也是266Mhz，数据也是每次传输8位，但是上行和下行是分开的（分别对于8根数据 线），可以同时进行。 SiS 的 MuTIOL（Multi-Threaded I/O Link）总线来得最迟，但起点最高MuTIOL 最早在 SiS635T（Intel Pentium 平台）和 SiS735（AMD Athlon 平台）两枚单芯片组中出现，性能则达到 1.04GB/s 的高水准！MuTIOL 的实现方法与 Hub-Link、V-Link 存在较大差异， SiS635T 和 SiS735 将南北桥芯片合二为一，但单芯片内部依然存在相应功能的南北桥逻辑；这些逻辑不再依附于一个整体，这样使用分离式 点对点总线便成为可能：MuTIOL 总线由 8 条独立的数据总线组成，南桥逻辑中的 PCI 设备、第一 IDE 通道、第二 IDE 通道、第一 USB 通道、 第二 USB 通道、 AC97 音频、V.90 软 Modem 和以太网控制器（MAC）等八个设备都拥有一条独立的 33MHz/32 位总线与北桥逻辑连接，每 条总线各拥有 133MB/s 带宽，8 条加起来的总带宽就是 1.04GB/s，比同一时期的 Hub-Link 和 V-Link 都快得多！ 但当 SiS 转回分离式南北桥的传统设计之后，分离总线不再可取，因为它会导致主板布线变得很困难（8 条 32 位总线、总共需要 256 条 连线） 。为此，MuTIOL 总线也悄然发生改变：总线宽度降低到 16 位、工作频率提升至 266MHz，MuTIOL 总线可拥有 533MB/s 的带宽 虽然名称没有改变，但此 MuTIOL 非单芯片时代的 MuTIOL，两