数字电子技术数字电路课程课件ppt之第四章常用组合逻辑功能器件

4.1 编码器 4.3 数据选择器 4.4 数值比较器 4.5 算术运算电路 4.2 译码器 / 数据分配器 1.掌握编码器、译码器的逻辑功能及其应用； 2.掌握数据选择器、数值比较器的逻辑功能及其应 用； 3.掌握加法器的功能及其应用； 4.了解多功能集成逻辑器件及ALU的逻辑功能； 5.学会阅读MSI器件的功能表，并能根据设计要求 完成电路的正确连接。 教学基本要求 4.14.1 编编 码码 器器 4.1.1 编码器的定义与功能 4.1.2 集成电路编码器 4.1.1 4.1.1 编码器编码器 (Encoder)(Encoder)的概念与分类的概念与分类 编码：赋予二进制代码特定含义的过程称为编码。 如：8421BCD码中用1000表示数字8 如：ASCII码中用100 0001表示字母A等 编码器：具有编码功能的逻辑电路。 编码器的逻辑功能：能将每一组输入信息变换为相 应二进制的代码输出。 如4线-2线编码器：将输入的4个状态分别编成4 个2位二进制数码输出； 如8-3编码器：将输入的8个状态分别编成8个 3位二进制数码输出； 如BCD编码器：将10个输入分别编成10个4位 8421BCD码输出。 编码器的分类： 普通编码器：任何时候只允许一个编码输入信号有 效，否则输出就会发生混乱。 优先编码器：允许同时输入两个以上的有效编码信 号。当同时输入几个有效编码信号时，优先编码器 能按预先设定的优先级别，只对其中优先权最高的 一个进行编码。 4.1.1 4.1.1 编码器编码器 (Encoder)(Encoder)的概念与分类的概念与分类 普通编码器 优先编码器 1. 普通4 线2线编码器 4.1.1 4.1.1 编码器编码器 (Encoder)(Encoder)的概念与分类的概念与分类 （1） 逻辑图 4 输 入 二进制码输出 I0 I1I2I3Y1Y0 1000 0100 0010 0001 （3）逻辑功能表 编码器的输入为高电平有效。 4.1.1 4.1.1 编码器编码器 (Encoder)(Encoder)的概念与分类的概念与分类 1. 普通4 线2线编码器 （2） 逻辑框图 Y1Y0 00 01 10 11 该电路存在的问题： 当所有的输入都为0时，电 路的输出Y1Y0 = ？ Y1Y0 = 00 和真值表中第一行的输出编 码相同，无法区分是哪个输 入信号的编码。 普通编码器不能同时输入 两个已上的有效编码信号 1. 普通4 线2线编码器 4.1.1 4.1.1 编码器编码器 (Encoder)(Encoder)的概念与分类的概念与分类 十个按键 输出代码 控制使能标志 2. 键盘输入8421BCD码编码器 （1） 逻辑图 （2）功能表 输 入输 出 S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 该编码器为输入低电平有效 2. 键盘输入8421BCD码编码器 3. 优先编码器 优先编码器的提出： 如果有两个或更多输 入信号有效，将会出现 输出混乱。 必须根据轻重缓急，规定好这些外设允许操作的 先后次序，即优先级别。 识别多个编码请求信号的优先级别，并进行相应 编码的逻辑部件称为优先编码器。 4 线2 线优先编码器（设计） （1）列出功能表 输 入输 出 I0I1I2I3Y1Y0 100000 10001 1010 111 高低 （2）写出逻辑表达式 （3）画出逻辑电路（略） 3. 优先编码器 1. 优先编码器74148逻辑图 8个信 号输入 端 07 1个使 能输入 端EI 3个编码 输出端 A2A0 1个编码 器工作状 态标志 1个输出 使能标志 4.1.2 4.1.2 集成电路编码器集成电路编码器 引脚图 示意框图 2. 优先编码器74148的示意框图、引脚图 4.1.2 4.1.2 集成电路编码器集成电路编码器 3. 优先编码器74148的逻辑功能表 输 入输 出 EI01234567A2A1A0GSEO HHHHHH LHHHHHHHHHHHHL LLLLLLH LLHLLHLH LLHHLHLLH LLHHHLHHLH LLHHHHHLLLH LLHHHHHHLHLH LLHHHHHHHHLLH LLHHHHHHHHHHLH EI=1，电路不工作，GS = EO =1， A2 A1 A0 =111 EI=0，电路工作，无有效低电平输入， A2 A1 A0 =111， GS = 1，EO=0 ； EI=0，电路工作，输入07分别有低电平输入时， A2 A1 A0为07的编码输出，GS =0 ， EO =1。 4.1.2 4.1.2 集成电路编码器集成电路编码器 4. 集成电路编码器74148的应用 例4.1.1 用二片74148构成16位输入、4位二进制码输出的优 先编码器如图所示，试分析其工作原理。 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 74148() 74148() A0 A1 A2 A0 A1 A2 GS GS2 GS 1 GS & A & B & C & GS D EI 2 EO2 EO 1 EI1 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 74148() 74148() A0 A1 A2 A0 A1 A2 GS GS2 GS 1 GS & A & B & C & GS D EI 2 EO2 EO 1 EI1 1 0 有编码请求 1 I8 I15 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 74148() 74148() A0 A1 A2 A0 A1 A2 GS GS2 GS 1 GS & A & B & C & GS D EI 2 EO2 EO 1 EI1 0 无编码请求 00 I0 I7 4.2 4.2 译码器译码器 / / 数据分配器数据分配器 4.2.1译码器 的定义与功能 4.2.2 集成电路译码器 4.2.3 数据分配器 4.2 4.2 译码器译码器 / / 数据分配器数据分配器 译码： 译码器的分类： 唯一地址译码器 代码变换器 将一系列代码转换成与之对应的有效信号 。 将一种代码转换成另一种代码。 二进制译码器 二十进制译码器 显示译码器 常见的唯一地址译码器： 译码是编码的逆过程，即将某个二进制码翻 译成特定的信号，即电路的某种状态。 4.2.1 译码器的概念与分类 译码器： 具有译码功能的逻辑电路称为译码器。 1. 二进制译码器 当使能输入端EI为有效电平时，对应每一组输入 代码，只有其中一个输出端为有效电平，其余输出 端则为相反电平。 n 个输 入端 1个使 能输入 端EI 2n个输 出端 4.2.1 4.2.1 译码器的概念与分类译码器的概念与分类 输 入输出 EIABY0Y1Y2Y3 HHHHH LLLLHHH LLHHLHH LHLHHLH LHHHHHL 2. 2线 - 4线译码器的逻辑电路 功能表 4.2.2 4.2.2 集成电路译码器集成电路译码器 1. 74138集成译码器 3 个 输 入 端 3 个 控 制 端 8 个 输 出 端 74138集成译码器功表能 输 入输 出 G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7 HHHHHHHHH XHHHHHHHHH LHHHHHHHH HLLLLLLHHHHHHH HLLLLHHLHHHHHH HLLLHLHHLHHHHH HLLLHHHHHLHHHH HLLHLLHHHHLHHH HLLHLHHHHHHLHH HLLHHLHHHHHHLH HLLHHHHHHHHHHL 一个3线8线译码器能产生三变量函数的全部最小项。 基于这一点用该器件能够方便地实现三变量逻辑函数。 74138的应用举例 例1 用74138组成脉 冲信号变换电路 4.2.2 4.2.2 集成电路译码器集成电路译码器 74138工作条件 ： G1=1，G2A=G2B=0 例2 用一个3线8线译码器实现函数 集成译码器74138的应用举例: 2. 集成二十进制译码器 7442 功能：将8421BCD码 译成为10个状态输出 。 4 个 输 入 端 10 个 输 出 端 功 能 表 十进 制数 BCD输入输 出 A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9 0LLLLLHHHHHHHHH 1LLLHHLHHHHHHHH 2LLHLHHLHHHHHHH 3LLHHHHHLHHHHHH 4LHLLHHHHLHHHHH 5LHLHHHHHHLHHHH 6LHHLHHHHHHLHHH 7LHHHHHHHHHHLHH 8HLLLHHHHHHHHLH 9HLLHHHHHHHHHHL 对于BCD代码以外的伪码（10101111这6个代码）Y0 Y9 均无低电平信号产生。 2. 集成二十进制译码器7442 b c d f e 3. 七段显示译码器 （1）最常用的显示器有：半导体发光二极管和液晶显示器。 共阳极显示器共阴极显示器显示器分段布局图 a g a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e 共阴极显示器 4.2.2 4.2.2 集成电路译码器集成电路译码器 （2）集成电路显示译码器7448 逻辑图 4个输入端 3个控制端 7个输出端 （2）集成电路显示译码器7448 7448功能框图 A B C a g b . . . LT RBI BI/RBO 7448 （2）集成电路显示译码器7448 十进制 或功能 输 入 BI/ RBO 输出 字 形 LTRBIDCBAabcdefg 0HHLLLLHH H HHHHL 1HLLLHHL H HLLLL 2HLLHLHH H LHHLH 3HLLHHHH H HHLLH 14HHHHLHL L LHHHH 消 隐 脉冲消隐 灯 测 试 LL L LLLLL HLLLLLLL L LLLLL LHH H HHHHH 逻辑功能 （2）集成电路显示译码器7448 功能 输 入 BI/ RBO 输出 字 形 LTRBIDCBAabcdefg 消 隐 脉冲消隐 灯 测 试 LL L L LLLL HLLLLLLL L L LLLL LHH H H HHHH 逻辑功能 灭灯输入BI/RBO：该控制端有时作为输入，有时作为输出。 当BI/RBO用作输入且BI=0时，无论其他输入端是什么电平， 所有各段输出ag为0，所以字形熄灭，故称“消隐” 。 动态灭零输入RBI：当LT=1，RBI=0且输入代码 DCBA=0000 时，各段输出ag均为低电平，与BCD码相应的字形熄灭， 故称“灭零” 动态灭零输出RBO：BI/RBO作为输出使用时，受控于LT和 RBI。当LT=1且RBI=0，输入代码DCBA=0000时，RBO=0； 若LT=0或者LT=1且RBI=1，则RBO=1。 试灯输入LT： 当LT=0时，BI/RBO是输出端，且RBO=1，此 时无论其他输入端是什么状态，所有各段输出ag均为1，显 示字形8。 数据分配器：相当于有多个输出的单刀多掷开关 ，将从一个数据源来的数据分时送到多个不同的 通道上去的逻辑电路。 数据分配器示意图 4.2.3 4.2.3 数据分配器数据分配器 4.2.3 4.2.3 数据分配器数据分配器 例：用译码器实现数据分配器 00 输 入输 出 G1G2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y7 LLXXXXHHHHHHHH HLDLLLDHHHHHHH HLDLLHHDHHHHHH HLDLHLHHDHHHHH HLDLHHHHHDHHHH HLDHLLHHHHDHHH HLDHLHHHHHHDHH HLDHHLHHHHHHDH HLDHHHHHHHHHHD 74138译码器作为数据分配器时的功能表 4.2.3 4.2.3 数据分配器数据分配器 4.3 4.3 数据选择器数据选择器 4.3.1 数据选择器的定义与功能 4.3 .2 集成电路数据选择器 数据选择：在通道选择 信号的作用下，将多个 通道的数据分时传送到 公共的数据通道上去的 。 数据选择器：是指能实现数据选择功能的逻辑电 路。它的作用相当于多个输入的单刀多掷开关， 又称“多路开关” 。 通道选择 数据输出 I0 I1 1n 2 I 4.3.1 4.3.1 数据选择器的定义及功能数据选择器的定义及功能 1 1、4 4选选1 1数据选择器数据选择器 4 选 1 数据选择器 4 路数据 输入端 2 位地址 码输入端 使能信号输 入端，低电 平有效 1路数据输 出端 （1）逻辑电路 0 0 D0D1D2D3 0 11 01 1=1 0 输 入输出 使能地址 ENBAY 10 000D0 001D1 010D2 011D3 =0 功能表 （2 2）数据选择器工作原理及逻辑功能）数据选择器工作原理及逻辑功能 4.3.2 4.3.2 集成电路数据选择器集成电路数据选择器74LS15174LS151 8 路数据 输入端 3 个地址 输入端 1个使能 输入端 2个互补 输出端 74LS151的逻辑图 1、 集成电路数据选择器74LS151的逻辑图 D7 W Y EN 74LS151 D6 D5 D4 D3 D2 D1 D0 CB A 74LS151功能框图74LS151引脚图 2 2、7474LS151LS151示意框图和引脚图示意框图和引脚图 3 3、74LS15174LS151的功能表的功能表 输 入输 出 使 能选 择YW ENCBA HXXXLH LLLLD0 LLLHD1 LLHLD2 LLHHD3 LHLLD4 LHLHD5 LHHLD6 LHHHD7 当EN=0时，Y的表达式为: 当EN=1时，Y=1 。 无效 输出 。 4 4、8 8选选1 1数据选择器的扩展数据选择器的扩展: : （1）位的扩展 :二位八选一的 连接方法 4 4、8 8选选1 1数据选择器的扩展数据选择器的扩展: : （2）字的扩展: 16选1数据选择器 ： 数据输入端：16路 通道地址码：4位 。 16选1数据选择器 16选1数据选择 器的连接 5 5、数据选择器、数据选择器74LS15174LS151的应用的应用 （1）数据选择器组成逻辑函数产生器 当EN=0时：输出Y的表达式为: 控制Di ，就可得到不同的逻辑函数 。 D7 W Y EN 74LS151 D6 D5 D4 D3 D2 D1 D0 CB A 0 a、将函数变换成最小项表达式 b、将使能端EN接低电平 c、地址信号C、B、A作为函数的输入变量 d、数据输入D0D7作为控制信号 组成函数产生器的一般步骤 例4.3.1 试用8选1数据选择器74LS151产生逻辑函数 L = m3D3+ m5D5+ m6D6+ m7D7 D3=D5=D6=D7=1 ， D0=D1=D2=D4=0 ， 解 ： 5 5、数据选择器、数据选择器7474LS151LS151的应用的应用 将逻辑函数化为最小项表达式 ： 74151的输出即为逻辑函 数L。 当 ， 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 =D1=1=D2=0=D3=0=D4=1=D5=1=D6=0=D7=1 （2）用8选1数据选择器实现并行数据到串行数据的转换 并 入 串 出 八选一数据选择器 三位二 进制 计数器 5 5、数据选择器、数据选择器7474LS151LS151的应用的应用 4.4 4.4 数值比较器数值比较器 4.4.1 数值比较器的定义及功能 1位数值比较器 2位数值比较器 4.4.2 集成数值比较器74LS85 集成数值比较器74LS85的功能 数值比较器的位数扩展 4.4.1 4.4.1 数值比较器的定义及功能数值比较器的定义及功能 输 入输 出 ABFABFA B0 A0 B1 FA=BFABA0 B0A1 B1 输 出输 入 表4.4.2 当高位（A1、B1）不相等时，无需比较低位（A0、B0）， 两个数的比较结果由高位比较的结果决定。 当高位相等时，两数的比较结果由低位比较的结果决定。 FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FABIABFA B3HLL A3 B2HLL A3 = B3A2 B1HLL A3 = B3A2 = B2A1 B0HLL A3 = B3A2 = B2A1 = B1A0 B0LHL A3 = B3A2 = B2A1 = B1A0 = B0HLLHLL A3 = B3A2 = B2A1 = B1A0 = B0LHLLHL A3 = B3A2 = B2A1 = B1A0 = B0HLLH A3 = B3A2 = B2A1 = B1A0 = B0HHLLLL A3 = B3A2 = B2A1 = B1A0 = B0LLLHHL 4 位数值比较器74LS85功能表 4.4.2 4.4.2 集成数值比较器集成数值比较器 用两片7485组成8位数值比较器（串联扩展方式）。 低位片 高位片 低四位高四位 输出 在位数较多且要满足一定的速度要求时采取并联方 式，它比串联扩展方式工作速度快。 2. 集成数值比较器的位数扩展 4.4.2 4.4.2 集成数值比较器集成数值比较器 用7485组成16位数值比较器的并联扩展方式。 B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12 输出 4.5 4.5 算术运算电路算术运算电路 4.5.1 半加器和全加器 半加器 全加器 4.5.2 多位数加法器 串行进位加法器 超前进位集成4位加法器74LS283 *超前进位产生器74182 4.5.3 减法运算 反码和补码 由补码完成减法运算 4.5.4 集成算术/逻辑单元举例 4.5.1 半加器和全加器 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 两个二进制数相加时，有两种情况：一种不考虑低位来的进位 ，另一种考虑低位来的进位。加法器也因此分为半加器和全加器 。 半加器全加器 两个4 位二进制数相加的过程: 4.5.1 半加器和全加器 1. 半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式 逻辑图 1 0 0 0 C 011 010 101 000 SBA 表4.5.1 半加器的真值表 C = AB 图4.5.1（b） 4.5.1 半加器和全加器 2. 全加器（Full Adder） 全加器的真值表 逻辑表达式 111 011 101 001 110 010 100 11 10 10 01 10 01 01 00000 CiSiCi-1BiAi 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加， 并根据求和结果给出该位的进位信号。 4.5.1 4.5.1 半加器和全加器半加器和全加器 2. 全加器（Full Adder） 全加器的真值表 逻辑表达式 逻辑图 采用包围0的方法进行化简得 ： 逻辑图 4.5.1 4.5.1 半加器和全加器半加器和全加器 2. 全加器（Full Adder） 全加器的真值表 逻辑表达式 逻辑图 4.5.1 4.5.1 半加器和全加器半加器和全加器 3. 由两个半加器构成一个全加器 4.5.2 4.5.2 多位数加法器多位数加法器 1.串行进位加法器-采用四个1位全加器组成 如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，任一位的加法 运算必须在低一位的运算完成之后才能进行。 串行进位加法器运算速度不高。 4.5.2 4.5.2 多位数加法器多位数加法器 2.快速加法器、超前进位加法器 进位输入是由专门的“进位门”综合所有低位 的加数、被加数及最低位进入输入后来提供。 换言之，该电路能使每位的进位直接由加数和 被加数直接产生，而无需等待与低位的进位信号， 称之为“快速加法器”或”超前进位加法器 ”。 4.5.2 4.5.2 多位数加法器多位数加法器 定义两个中间变量Gi和Pi ： Si= Pi Ci-1 Ci= GiPi Ci-1 Gi= AiBi Pi= AiBi 产生变量 传输变量 2.快速加法器、超前进位加法器 4.5.2 4.5.2 多位数加法器多位数加法器 进位信号的产生： Si= Pi Ci-1 Ci= GiPi Ci-1 C0= G0+P0 C-1 C1= G1+P1 C0= G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1= G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2= G3+P3 G2+ P3 P2 G1+ P3P2 P1G0 + P3P2 P1 P0C-1 3. 超前进位集成4位加法器74LS283 逻辑图 4.5.2 4.5.2 多位数加法器多位数加法器 3. 超前进位集成4位加法器74LS283 74LS283逻辑框图 74LS283引脚图 4.5.2 4.5.2 多位数加法器多位数加法器 4. 超前进位加法器74LS283的应用 例1 用两片74LS283构成一个8位二进制数加法器。 在片内是超前进位，而片与片之间是串行进位。 4.5.2 4.5.2 多位数加法器多位数加法器 4. 超前进位加法器74LS283的应用 8421码输入 余3码输出 1 10 0 *例2. 用74283构成将8421BCD码转换为余3码的码制转换电路 。 8421码余3码 0000 0001 0010 0011 0100 0101 +0011 +0011 +0011 CO 4.