《数字电子技术教程》课件项目四 触发器

项目四 触发器的功能 抢答器锁存电路的设计 本项目的任务是熟悉集成触发 器的功能，掌握集成触发器的应用； 触发器是构成时序逻辑电路的基本元 件。 4.1 4.1 基本基本RSRS触发器触发器 4.2 4.2 同步触发器同步触发器 4.3 4.3 主从触发器主从触发器 4.4 4.4 边沿触发器边沿触发器 4.5 4.5 不同类型触发器间的转换不同类型触发器间的转换 触发器是具有记忆功能的单元电路，它是构成时序 逻辑电路的基本逻辑部件。由门电路组成，专门用来接 收、存储、输出0、1代码。触发器它有双稳态、单稳态 和无稳态之分。本书只介绍双稳态触发器，即电路的输 出有两个稳定状态0、1。 根据逻辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T触发器；按照结构形式的不 同，又可分为基本RS触发器、同步触发器、主从触发器 和边沿触发器；按触发工作方式不同为上边沿、下降沿 触发器和高、低电平触发器。 触发器的定义就是只有输入触发信号有效时，输出 状态才有可能转换；否则，输出将保持不变。 4.1 触发器的概述 电 路 组 成 和 逻 辑 符 号 信号输入端，低电平触发信号有效。 信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态， 4.2 基本触发器 工作原理 R S Q 10 01 0 10 R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都 将变成0状态，这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端。 01 10R S Q 1 00 R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。 1 01 11 10 R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。 R S Q 1 00 0 11 1 1不变 10 00 11R S Q 1 00 0 11 1 1不变 0 0不定 ？ R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤除 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件。 特性表（真值表） 现态：触发器接收输入信号之前的状 态，也就是触发器原来的稳定状态。 次态：触发器接收输入信号之后所处 的新的稳定状态。 次态Qn+1的卡诺图 特性方程 触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式 状态图 描述触发器的状态转换关系及转换条件的图形称为状态图 0 1 1/ 1/ 10/ 01/ 当触发器处在0状态，即Qn=0时，若输入信号 01或 11，触发器仍为0状态； RS 当触发器处在1状态，即Qn=1时，若输入信号 10或 11，触发器仍为1状态； RS RS若 10，触发器就会翻转成为1状态。 RS若 01，触发器就会翻转成为0状态。 波形图 反映触发器输入信号取值和状态之间对应关系的图形称为 波形图 R S Q Q 置1置0置1置1置1保持不允许 基本RS触发器的特点 （1）触发器的次态不仅与输入信号状态有关，而且与触 发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时 ，电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现 置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系 ，即有约束条件。 在数字电路中，凡根据输入信号R、S情况的 不同，具有置0、置1和保持功能的电路，都 称为RS触发器。 4.3 同步触发器 在数字系统中，常常要求某些触发器按 一定的节拍同步动作，以取得系统的协 调。所以，产生了由时钟信号CP控制的 触发器（又称钟控触发器）。即在CP信 号有效时触发器的输出才能根据输入信 号状态改变，故称同步触发器。 1、同步RS触发器 RS CP0时，R=S=1，触发器保持原来状态不变。 CP1时，工作情况与基本RS触发器相同。 特 性 表 特性 方程 CP=1期间有效 主 要 特 点 波 形 图 （1）时钟电平控制。在CP1期间接收输入信号， CP0时状态保持不变，与基本RS触发器相比，对触 发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1 的情况，否则会使触发器处于不确定的状态。 不 变 不 变 不 变 不 变 不 变 不 变 置 1 置 0 置 1 置 0 不 变 2、同步触发器存在的问题 4.4 主从触发器 1、主从RS触发器 工作原理 （1）接收输入信号过程 CP=1期间：主触发器控制门G7、 G8打开，接收输入信号R、S，有 ： 从触发器控制门G3、G4封锁，其 状态保持不变。 1 1 0 0 0 0 1 1 （2）输出信号过程 CP下降沿到来时，主触发器控 制门G7、G8封锁，在CP=1期间 接收的内容被存储起来。同时 ，从触发器控制门G3、G4被打 开，主触发器将其接收的内容 送入从触发器，输出端随之改 变状态。在CP=0期间，由于主 触发器保持状态不变，因此受 其控制的从触发器的状态也即Q 、Q的值当然不可能改变。 CP下降沿到来时有效 特性 方程 逻辑符号电路特点 主从RS触发器采用主从控制 结构，从根本上解决了输入 信号直接控制的问题，具有 CP1期间接收输入信号， CP下降沿到来时触发翻转 的特点。但其仍然存在着约 束问题，即在CP1期间， 输入信号R和S不能同时为1 。 2、主从JK触发器 代入主从RS触发器的特性方程 ，即可得到主从JK触发器的特 性方程： 将 主从JK触发器没有约束 。 时 序 图 J=K=0时， 保持 J和K不等 时，随J J=K=1时 ，翻转 电路特点逻辑符号 主从JK触发器采用 主从控制结构，从根 本上解决了输入信号 直接控制的问题，具 有 CP1期间接收 输入信号，CP下降沿 到来时触发翻转的特 点。 输入信号J、K之间 没有约束。 存在一次变化问题 。 带清零端和预置端的 主从JK触发器 RD=0，直接置0 01 1 1 1 0 0 1 SD=0，直接置1 10 0 0 1 1 1 1 带清零端和预置端的主从 JK触发器的逻辑符号 集成主从JK触发器 低电平有效 低电平有效 CP下降沿触发 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约 束。但主从JK触发器还存在着一次变化问题，即主从JK 触发器中的主触发器，在CP1期间其状态能且只能变化 一次，这种变化可以是J、K变化引起，也可以是干扰脉冲 引起，因此其抗干扰能力尚需进一步提高。 4.5 边沿触发器 边沿触发器是在时钟信号CP上升沿或下 降沿到来瞬间，触发器才根据输入触发 信号改变输出状态，而在时钟信号CP的 其它时刻，触发器保持输出状态不变。 所以防止了由于 CP时间过长而引起的空 翻和振荡现象。 1、边沿JK触发器 CP下降沿时刻有效 边沿JK触发器 的逻辑符号 边沿JK触发 器的特点 边沿触发，无一 次变化问题。 功能齐全，使用 方便灵活。 抗干扰能力极强 ，工作速度很高。 集成边沿JK触发器 74LS112为CP下降沿触发。 CC4027为CP上升沿触发，且其 异步输入端RD和SD为高电平有效 。 注注 意意 2. 边沿D触发器 工作原理 （1）CP0时，门G7、G8被封 锁，门G3、G4打开，从触发器 的状态取决于主触发器Q=Qm 、Q=Qm，输入信号D不起作用 。 （2）CP1时，门G7、G8打开 ，门G3、G4被封锁，从触发器 状态不变，主触发器的状态跟 随输入信号D的变化而变化， 即在CP1期间始终都有Qm=D 。 下降沿时刻有效 （3）CP下降沿到来时，封锁门 G7、G8，打开门G3、G4，主触 发器锁存CP下降时刻D的值，即 Qm=D，随后将该值送入从触发 器，使Q=D、Q=D。 （4）CP下降沿过后，主触发器 锁存的CP下降沿时刻D的值被保 存下来，而从触发器的状态也将 保持不变。 综上所述，边沿D触发器的特性 方程为： 边沿边沿D D触发器没有一次变化问题触发器没有一次变化问题 。 逻辑符号 边沿D触发器的功能表 下降沿时刻有效 集成边沿D触发器 注意注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 pp 转换步骤转换步骤 写出已有触发器和待求触发器的特性方程。 变换待求触发器的特性方程，使之形式与已有触发器 的特性方程一致。 比较已有和待求触发器的特性方程，根据两个方程相 等的原则求出转换逻辑。 根据转换逻辑画出逻辑电路图。 pp 转换方法转换方法 利用令已有触发器和待求触发器的特性方程相等的原则 ，求出转换逻辑。 4.6 触发器的相互转换 1、将JK触发器转换为RS、D、T和T触发器 JK触发器RS触发器 RS触发器特性方程 变换RS触发器的特性方程，使之形式与JK 触发器的特性方程一致： 比较，得 ： 电路图 JK触发器D触发器 写出D触发器的特性方程，并进行变换，使之形式与JK触发 器的特性方程一致： 与JK触发器的特性方程比较，得： 电 路 图 JK触发器T触发器 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值 的不同，具有保持和翻转功能的电路，即当T0时能保持状态 不变，T1时一定翻转的电路，都称为T触发器。 特性表 逻辑符号 T触发器特性方程 ： 与JK触发器的特性方程比较，得 ： 电 路 图 状 态 图 时 序 图 JK触发器T触发器 在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称 为T触发器。 特性表 逻辑符号 T 触发器特性方程 ： 与JK触发器的特性方程比较，得 ： 电 路 图 变换T触发器的特性方程： 状 态 图 时 序 图 2、将D触发器转换为JK、T和T触发器 D触发器JK触发器 D触发器T触发器 D触发器T触发器 本节小结 触发器是数字电路的极其重要的基本单元。触发器有两个 稳定状态，在外界信号作用下，可以从一个稳态转变为另一个 稳态；无外界信号作用时状态保持不变。因此，触发器可以作 为二进制存储单元使用。 触发器的逻辑功能可以用真值表、卡诺图、特性方程、状 态图和波形图等5种方式来描述。触发