PROTEL99SE第4章原理图的检查和常用报表的生成.ppt

第4章 原理图的检查和常用报表的生成 本章内容 检查电路原理图4.1生成网络表4.2 生成层次表4.3生成元件采购列表 4.4 生成元件引脚列表4.5生成元件交叉参考列表 4.6 原理图文件的保存和输出4.7应用实例 4.8 本章重点 1、电气规则检查； 2、生成网络表； 3、生成元件采购列表。 通过前面的学习，我们可以完成简单原理 图的绘制，但是在绘制完原理图后，还需要用户 对电路原理图信号的正确性进行分析和测试，这 可以通过检查电气规则来实现。进行电气规则检 查后，可以找到电路图中的一些电气连接错误， 将错误修改后，就可以生成网络报表和元器件清 单等，以备后用。 4.1 检查电路原理图 l 检查电路原理图主要包括两个方面的工作： 元件序号检查： 避免元器件序号出现重复或遗漏的现象； 电气规则检查ERC（electrical rule check）: 检测电路图中电气特性是否冲突。 例如：信号是否冲突，线路是否不完整造成信号 中断等，ERC将生成测试报告并在原理图上直接标 注出来以警示用户注意。 1、检查元件序号 电路图绘制完成后，元件的序号一般较为混乱，尤其在 原理图很复杂的情况下，需要对元件序号进行一定的编排和 检查，以免元件序号出现重复或遗漏的现象。 元件的重新排序有以下两种方法： （1）手工修正。 仔细检查电路图，查出不规范的标志，然后逐一修改 。这种方法虽然简单，但是效率很低。 （2）自动修正。 菜单Tools Annotate 弹出Annotate对话框。 l All Part：所有元件编号； l ？Part：带？的元件编号； l Reset Designator：所有元件恢复 原始状态； l Update Sheets Number Only：只 更新原理图页码。 仅更新当前原理图 忽略选中元件 固定组合的元件，按组元件方式 设置 编号的顺序 设定完，点击OK，重新编号 。 结果保存在.REP文件中。 4.1 检查电路原理图 2、电气规则检查 对其电路的物理逻辑特性进行检测 - ERC （1）打开原理图，选择【Tools】【ERC】 Setup选项卡 （2）设置电气规则检查Rule Matrix选项卡 （3）单击【OK】，程序自动进入文本编辑器并生成相应的电 气测试报告。系统会自动在原理图发生错误的位置放置红色标 记，以提示用户错误位置。 （4）检查后生成电气规则检查报告文件（.ERC）。 l 重复的网络名 l 未连接的网络标号 l 未连接的电源 l 重复的图号 l 编号重复的元件 l 总线上网络标签格式错 l 悬空的输入管脚 l 忽略warning l 生成报告文件 l 添加错误标志 l 将测试结果分解到原理图 ，主要用于层次原理图 l 生成网表的原理图文件的范 围 l 网络标识符的范围，主要用 于一个多张图的设计。 l No Report：不产生报告 l Error：错误 l Warnging：告警 实例4-1原理图电气规则检查 用电气规则检查555震荡电路原理图。 现场演示 4.2 生成网络表 网络表是电路自动布线的灵魂，也是原理 图设计软件SCH与印制电路设计软件PCB之间的 接口。 网络表可以直接从电路图转化而得到，当 然也可以反其道而行之，在PCB编辑器中，获取 网络表。 1、网络表的格式及作用 网络表有很多种格式，通常为ASCII码文本文件。 网络表的主要内容为原理图中的各元件的数据（编号、元件 类型、封装信息）以及元件之间的网络连接的数据。 Protel 99 SE中大部分网络表格式都将这两种数据分开，分 别记录在网络表中。网络表的两个部分： 前一部分是元件申明；后一部分是网络定义。 元件申明网络定义 （1）元件描述 元件声明开始 R1 元件序号 AXIAL0.5 元件封装 100K 元件注释 元件声明结束 网络表格式 （2）网络连接描述 ( 网络定义开始 NetIC2_18 网络名称 IC2_18 元件序号及元件引脚号 R7_2 元件序号及元件引脚号 ) 网络定义结束 网络表文件 2、网络表的生成 【Design】【Create Netlist】，弹出网络表生成对话框。 该对话框包括参数选择、跟踪选项两个选项卡。 网 络 表 生 成 对 话 框 跟踪选项卡参数选择选项卡 3、元件封装 元件封装就是元件在PCB设计中采用的、与其物理尺寸相 对应的包含了封装名称、外形尺寸、引脚定义、焊盘和钻孔位置 等信息的组合图形，其中外形尺寸，引脚定义及焊盘是封装不可 缺少的组成元素。 (1)电阻的封装。 常见元件的封装： (2)二极管的封装。 (3)电容的封装。 (4)三极管、场效应管、晶闸管的封装。 (5)集成芯片的封装。 电解电容的封装 17 l 封装信息主要来源于元器件手册。 l 如果有些元件找不到相关资料，只能依靠实际测量， 一般要配备游标卡尺，测量时要准确，特别是集成块 的管脚间距。 l 元件封装设计时还必须注意元器件的轮廓设计，元器 件的外形轮廓一般放在PCB的丝印层上，要求要与实 际元器件的轮廓大小一致。如果元件的外形轮廓画得 太大，浪费了PCB的空间；如果画得太小，元件可能 无法安装。 18 认 识 元 件 19 1inch = 1000 mil 1inch = 2.54cm 1mil = 0.0254mm 1mm = 39.37mil 20 针脚式元件 元件的引脚是一根导线，安装元件时该 导线必须通过焊盘穿过电路板焊接固定。 所以在电路板上，该元件的引脚要有焊 盘，焊盘必须钻一个能够穿过引脚的孔（ 从顶层钻通到底层），其中的焊盘属性中 的Layer板层属性必须设为MultiLayer。 21 22 表面贴装式元件 表面贴装式元件是直接把元件贴在电 路板表面上。 表面贴装式元件各引脚间的间距很小 ，所以元件体积也较小。 由于安装时不存在元件引脚穿过钻孔的 问题，所以它特别适合于用机器进行大 批量、全自动地进行机械化的生产加工 。 焊盘的Layer属性必须设置为单一板层， 如TopLayer（顶层）或BottomLayer（底 层）。 23 图7- 4 24 封装图结构 分为元件图、焊盘、元件属性3个部分。 24 25 1元件图 元件图是元件的几何图形，不具备电气性质，它 起到标注符号或图案的作用。 2焊盘 焊盘是元件主要的电气部分，相当于电路图里的 引脚。 3元件属性 在电路板的元件里，其属性部分主要用来设置元 件的位置、层次、序号和注释等项内容。 26 元件封装名称 电阻 - AXIAL 电容 - RAD 双列直插 - DIP 单列直插 - SIP。 表面贴装元件 - SMD n 常用的元件标准封装 Resistors（电阻） 电阻只有两个管脚，有插针式和贴片式两种封装。 随着电阻功率的不同，电阻的体积大小不同，对应的 封装尺寸也不同。插针式电阻的命名一般以 “AXIAL”开头；贴片式电阻的命名可自由定义。 Diodes（二极管） 与电阻类似，不同之处在于二极管有正负极的分别 。 28 Capacitors（电容） 电容一般只有两个管脚，通常分为电解电容和无极 性电容两种，封装形式也有插针式封装和贴片式封装两 种。一般而言，电容的体积与耐压值和容量成正比。 29 DIP（双列直插封装） DIP为目前常见的IC封装形式，制作时应注意管脚数 、同一列管脚的间距及两排管脚间的间距等。 SOP（双列小贴片封装） SOP是一种贴片的双列封装形式，几乎每一种DIP封 装的芯片均有对应的SOP封装，与DIP封装相比，SOP封装 的芯片体积大大减少。 PGA（引脚栅格阵列封装） PGA是一种传统的封装形式，其引脚从芯片底部垂直 引出，且整齐地分布在芯片四周，早期的80X86CPU均 是这种封装形式。 31 (7) LCC（无引出脚芯片封装） LCC是一种贴片式封装，这种封装的芯片的引脚在芯片 的底部向内弯曲，紧贴于芯片体，从芯片顶部看下去，几 乎看不到引脚。 这种封装方式节省了制板空间，但焊接困难，需要采 用回流焊工艺，要使用专用设备。 (8) QUAD（方形贴片封装） QUAD为方形贴片封装，与LCC封装类似，但引脚没有向 内弯曲，而是向外伸展，焊接方便。 32 （9） BGA（球形栅格阵列封装） BGA为球形栅格阵列封装，与PGA类似，主要区别在 于这种封装中的引脚只是一个焊锡球状，焊接时熔化在 焊盘上，无需打孔。 33 (10) Edge Connectors（边沿连接） Edge Connectors为边为边 沿连连接封装，是接插件的一种 ，常用于两块块板之间间的连连接，便于一体化设计设计 ，如计计算 机中的PCI接口板。 实例4-2生成网络表 将实例4-1电气规则检查后没有错误的原理图生成网络表。 现场演示 【思路分析】 网络表是原理图与PCB之间 的桥梁。网络表中必须包含元件 的3个信息：流水号、元件类型 、封装信息。在生成网络表之前 ，必须确保每个元件的信息完整 。 4.3 生成元件采购列表 元件采购列表主要用来整理和查看当前设计项目或者电路图 中的所有元件。 元件采购列表主要包括： 元件的名称、元件标识和元件封装等内容，扩展名为*.xls 。 “BOM Wizard”窗口 Report菜单 Bill of material，出现BOM Wizard 设置元件报表内容 定义元件列表和项目名称 选择元件列表格式 设 置 完 成 对 话 框 实例4-4生成元件采购列表 现场演示 将Protel 99SE目录下的(ISA Bus and Address Decoding.Sch)原理 图文件生成元件采购列表。 【操作步骤】 在原理图编辑窗口中，打开起始文件中的4 Port UART and Line Drivers.Sch原理图文件，生成元件采购列表。 4.4 生成层次表 层次表记录由多张绘图页组成的层次原理图的层次结构数 据，其输出的结果为ASCLL文件，文件的存盘名为(*.rep)，生 成原理图的层次表操作步骤如下： （1）打开已经绘制的原理图； （2）Reports菜单 Design Hierarchy 命令，系统将 会生成该原理图的层次关系表。 在层次表文件中，可以看到原理图的层次关系。 实例4-3创建层次表 现场演示 将Protel 99SE目录下的(4 Port Serial Interface.Sch)原理图文件 生成层次表。 4.5 生成元件引脚列表 元件引脚列表用于列出所选元件的引脚信息，如元件 的引脚数、元件引脚名称以及元件引脚的相关网络等信息。 生成元件引脚列表的方法： （1）用鼠标选取某元件，此时被选取元件出现黄色的边 框，说明元件被选中。 （2）Reports菜单 Selected Pins 命令，系统将生 成该元件的引脚列表，出现该元件的所有引脚相关信息。 实例4-5生成元件引脚列表 现场演示 将Protel 99SE目录下的(ISA Bus and Address Decoding.Sch)原理 图文件中的U11B生成元件引脚列表。 4.6 生成元件交叉参考列表 l 元件交叉参考列表可以为多张原理图中的每 个元件列出其元件类型、流水号和隶属的绘图页 文件名称等，它是一个ASCLL文件，扩展名为（ .xrf）。 l 步骤如下： Report菜单 Cross Reference命令，程序进 入Protel 99 SE的TextEdit文本编辑器，并产生 相应的元件交叉参考列表。 实例4-6生成元件交叉参考列表 现场演示 将Protel 99SE目录下的(ISA Bus and Address Decoding.Sch) 原理图文件生成元件交叉参考表。