[理学]开题报告模板.doc

滨 州 学 院毕业设计（论文）开题报告题 目 电池容量测试的设计 系 （院） 物理与电子科学系 年级 2008级专 业 应用电子技术 班级 2班 学生姓名 张福长 学号 2008080641 指导教师 李卫兵 职称 副教授 滨州学院教务处二一年三月开题报告填表说明1.开题报告是毕业设计（论文）过程规范管理的重要环节，是培养学生严谨务实工作作风的重要手段，是学生进行毕业设计（论文）的工作方案，是学生进行毕业设计（论文）工作的依据。2.学生选定毕业设计（论文）题目后，与指导教师进行成分讨论协商，对题意进行较为深入的了解，基本缺点工作过程思路，并根据课题要求查阅、收集文献资料，进行毕业实习（社会调查、现场考察、实验室试验等），在此基础上进行开题报告。3.课题的目的意义，应说明对某一学科发展的意义以及某些理论研究所带来的经济、社会效益等。4.文献综述是开题报告的重要组成部分，是在广泛查阅国内外有关文献资料后，对与本人所承担课题研究有关方面已取得的成就及尚存的问题进行简要综述，并提出自己对一些问题的看法。5.研究内容，要具体写出在哪些方面开展研究，要突出重点，实事求是，所规定的内容经过努力在规定的时间内可以完成。6.在工作开始前，学生应在指导教师帮助下确定并熟悉研究方法。7.在研究过程中如要做社会调查、实验或在计算机上进行工作，应详细说明使用的仪器设备、耗材及使用的时间及数量。8.课题分阶段进度计划，应按研究内容分阶段落实具体时间、地点、工作内容和阶段成果等，以便于有计划开展工作。9.开题报告应在指导教师指导下进行填写，指导教师不能包办代替。10.开题报告要按学生所在系规定的方式进行报告，经系主任批准后方可进行下一步的研究（或设计）工作。一、 课题的目的意义：电池容量测试仪是测量电池电量不可缺少的测量仪器，是电池电量的控制系统，是决定电池使用寿命的关键设备，随着现代电车、手机和相关电子设备的快速发展，这样就需要一个稳定测量系统。二、 文献综述（分析国内外研究现状、提出问题，找到研究课题的切入点，附主要参考文献，约2000字）：由于大规模和超大规模数字集成电路技术、数据通信技术与单片机技术的结合，数字频率计发展进入了智能化和微型化的新阶段。其功能进一步扩大，除了测量频率、频率比、周期、时间、相位、相位差等基本功能外，还具有自捡、自校、自诊断、数理统计、计算方均根值、数据存储和数据通信等功能。此外，还能测量电压、电流、阻抗、功率和波形等。从国内外研究现状来看，数字频率计的主要实现方法有直接式、锁相式、直接数字式三种。直接式的优点是速度快、相位噪声低，但结构复杂、杂散多，一般只应用在地面雷达中。锁相式的优点是相位同步自动控制，制作频率高，功耗低，容易实现系列化、小型化、模块化和工程化。直接数字式的优点电路稳定、精度高、容易实现系列化、小型化、模块化和工程化。随着单片锁相式数字频率计的发展，锁相式和数字式容易实现系列化、小型化、模块化和工程化，性能也越来越好，已逐步成为两种最为典型，用处最为广泛的数字频率计。数字频率计可用纯硬件实现法（可选的器件有通用的SSI/MSI/LSI集成电路、专用集成电路、可编程逻辑器件等）；也可用纯软件实现法（可选的平台有PC机、单片机、 DSP器件等）；一般考虑用软硬件相结合的实现法，但是实现的频率精度可能没有纯硬件实现的精确高，所以考虑用纯硬件来实现。数字频率计是数字电路中的一个典型应用，随着CPLD/FPGA(复杂可编程逻辑器件/现场可编程门阵列)的广泛应用，以EDA工具作为开发手段，运用Verilog HDL语言。将使整个系统大大简化。提高整体的性能和可靠性。用基于Verilog HDL语言设计数字频率计：数字频率计是数字电路中的一个典型应用，随着CPLD/FPGA(复杂可编程逻辑器件/现场可编程门阵列)的广泛应用，以EDA工具作为开发手段，运用Verilog HDL语言。将使整个系统大大简化。提高整体的性能和可靠性。用Verilog HDL语言在CPLD/FPGA器件上实现一种32 b数字频率计测频系统，能够用LCD12864显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。基于高速串行BCD码除法的数字频率计：采用Verilog HDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和LCD12864显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。参考文献1 吴戈.Verilog HDL与数字系统设计M.北京:人民邮电出版社.2009,2.2 李国丽.EDA与数字系统设计M.北京:机械工业出版社.2009,1.3 夏宇闻.Verilog HDL数字设计教程M.北京:北京航空航天大学出版社.2008,6.4 叶淦华.FPGA嵌入式应用系统开发典型实例M.西安:中国电力出版社.2005.5 王永良.基于FPGA的同步测周期高精度数字频率计的设计J.电子设计应用，2004, (12):74-76.6 兰吉昌.单片机C51完全学习手册M.北京:化学工业出版社.2008,10.7 唐继贤.51单片机工程应用实例M.北京:北京航空航天大学出版社.2009,1.8 吴海明.基于单片机与FPGA的等精度频率计J.兵工自动化.2009,3.9 李丽娟.基于CPLD/FPGA的等精度频率计设计J.工业控制计算机，2008,8.10 刘勉.基于FPGA的频率计设计与实现J.信息技术.2009,12.11 Steve kilts.Advanced FPGA Design:Architechture，Implementation，and Optimization M.北京：机械工业出版社.2009,2.12 潘松，黄继业，陈龙.EDA技术与Verilog HDLM.北京：清华大学出版社.2010,4.13 Janice Mazidi .8051 Microcontroller and Embedded SystemsM.Prentice Hall,1999 66-67.14 Clive max Maxfiled .The Designed Warriors Guide to FPGAsM.Newnes,2004 6. 15 Ed Logue.MCU bullish on growthJ.The Daily Telegraph.2007:63-72.三、课题研究的内容、方法和预期目标：研究内容：叙述了课题的研究背景，简单介绍了当前数字频率计的实现形式和发展情况以及Quartus II软件开发环境及51开发软件keil。然后主要是数字频率计的理论研究。从原理上理解、分析、研究数字频率计，并做了仿真。结合课题的要求做数字频率计设计与研究。研究方法：利用Quartus II开发环境利用Verilog HDL硬件描述语言对FPGA的各个模块进行设计，利用keil软件对8051 IP Core进行编程，对频率计进行设计仿真研究。预期目标：1.研究数字频率计的基本理论、实现方法。通过学习数字频率计的结构、设计理论，掌握各种数字频率计的原理和特性，为设计实现数字频率计奠定理论基础。2. 研究FPGA及51单片机的结构以及使用方法。熟悉Quartus II软件及keil软件的开发环境，了解单片机的使用技巧。3. 在Quartus II9.0环境下设计各种数字系统，并研究各种数字系统的设计方法，主要是32位计数器和锁存器，以及在FPGA中嵌入8051 IP Core的实现及编程方法。4. 通过Quartus II9.0软件设计，运用所设计的各个模块的数字电路进行系统组装。编译后并下载到FPGA芯片中，各个模块进行测试，归纳总结数字系统的设计方法与理论。整机调试，观察整机系统工作的协调性级稳定性，以及误差分析。四、 所需仪器设备、材料情况：计算机，与论文有关的期刊、文献、实验箱。序号起止日期工作内容阶段成果五、课题分阶段的进度计划12009.9.2-9.30查阅、搜集资料，研究搜集的资料；资料搜集齐全22009.10.1-12.30撰写开题报告论文开题；完成开题报告32010.3.2-3.28全面细致的研读，精选资料，撰写论文提纲和文体框架；完成提纲和框架43.29-4.18丰富论文内容，完成论文初稿；完成