dsp广告项目总结

1 / 48 dsp 广告项目总结 第一章 DSP含义：数字信号处理 微处理器 MPU：是一种执行智能定向控制任务的通用处理器，它能很好地执行智能控制任务，但是对数字信 号的处理功能很差。 DSP处理器：具有高速的数字信号处理能力 DSP 特点：结构复杂，片内设计有硬件乘法器及累加器，多处理单元，多总线结构，流水线技术，专门的指令系统，能够高速、实时地实现具有乘积累加特点的、复杂的数字信号处理算法。如 TI的 TMS320系列等。 冯 诺伊曼 (Von-Neumann)结构 程序存储器与数据存储器合为一体，单地址、数据总线，不能同时取指令和取操作数，易造成传输通道上的瓶颈现象。 2 / 48 哈佛 (Havard)结构 程序空间和数据空间分开，各自有自己的地址总线和数据总线，能够同时取指令 (来自程序存储器 )和取操作数 (来自数据存储器 )。 改进的哈佛结构 采用双存储空间和多条总线，即一条程序总线和多条数据总线。特点为： 1、允许在程序空间和数据空间之间相互存储、传送数据 ,使这些数据可以由算术运算指令直接调用 ,增强芯片的灵活性； 2、提供了存储指令的高速缓冲器和相应的指令 ,当重复执行这些指令时 ,只需读入一次就可连续使用，不需要再次从程序存储器中读出 ,从而减少了指令执行作需要的时间。 多总线结构；多条地址、数据总线，可保证同时进行取指令和多个数据存取操作，并由辅助寄存器自动增减地址进行寻址，使 CPU在一个机器周期内可多次对程序空间和数据空间进行访问。总线越多，在同一时间内实现的操作越多，所完成的功能就越复杂 DSP 执行一条指令，可分成取指、译码、取操作和执行等几个阶段。 3 / 48 DSP的分类： 按用途分类 ：通用型 DSP 芯片：一般是指可以用指令编程的 DSP芯片，适合于普通的 DSP应用，具有可编程性和强大的处理能力，可完成复杂的数字信号处理的算法。 专用型 DSP芯片：是为特定的 DSP 运算而设计，通常只针对某一种应用，相应的算法由内部硬件电路实现，适合于数字滤波、 FFT、卷积和相关算法等特殊的运算。主要用于要求信号处理速度极快的特殊场合。 按数据格式分类 ：若数据以定点格式工作的 定点 DSP芯片。 若数据以浮点格式工作的 浮点 DSP芯片 DSP 的主要技术指标：时钟频率 机器周期 MIPS MOPS MFLOPS MACS 第二章 4 / 48 C2x、 C24x、 C28x 称为 C2000系列：用于数字控制系统； C54x、 C55x称为 C5000系列：主要用于功耗低、便于携带的通信终端； C62x、 C64x 和 C67x 称为 C6000 系列：主要用于高性能复杂的通信系统，如移动通信基 符号含义： C CMOS LC ,低功耗 , CMOS F 片内带 Flash LF ,低功耗 ,片内带 Flash A 芯片带加密位 TMS320C2000: 用于优化和控制系 统 TMS320C5000: 省电型处理器、用于通信 TMS320C6000: 业内最快的处理器提高单片的多通道的处理能力 TMS320C3X 浮点处理器用于图 像处理和工业控制 定点式：动态范围小，易溢出，需利用定标防止溢出；功耗5 / 48 低。 浮点式：动态范围大，没有溢出风险；功耗较大。 TMS320LF240x 系列的型号及特点介绍在 12页 DSP 与单片机、嵌入式微分处理器的主要区别：能够实时、高速的进行数字信号处理 第三章 CPU是 DSP 的核心部件：主要进行取数、运算 (加、乘、移位等 )、送数的操作。 包括：输入定标移位器、中央算术逻辑单元 (CALU)、乘法单元等。 输入定标移位器：用于完成不同数据格式之间的转换，不额外占用 CPU 的时钟开销，对输入数据进行 0-15 位左移，左移时，输出数据的最低有效位 (LSB)为 0 240x 芯片的数据总线是 16 位，而中央算术逻辑单元 (CALU)6 / 48 是 32 位，必须把 16 位数据转换为 32 位，实现数据格式转换。因此，输入定标移位器的 16 位输入与数据总线相连，32位输出与 CALU 单元相连。 乘法器： (P21) 中央算术逻辑单元 ：由 32位的中央算术逻辑单元 (CALU)、32位的累加器 (ACC)以及 32位的输出移位器组成。 (P21 ) 累加器 (ACC)： 1.进位标志位 C2.溢出方式控制位 OVM 溢出标志位 OV 测试 /控制标志位 TC 状态寄存器 ST0 和 ST1 辅助寄存器算术单元 (ARAU) ( P22) 辅助寄存器算术单元 (ARAU) 主要功能： :在 CALU 操作的同时执行 8 个辅助寄存器 (AR0 AR7)中的算术运算。提供了灵活而有效的间接寻址功能，使用任何一个辅助寄存器提供的16位地址，就可以访问 64K字的数据空间。 锁相环 (PLL)时钟模块功能：将较低的外部时钟在芯片内部倍频，既 可实现高工作主频，又有利于整个电路板的电磁兼容性 ,还可以控制低功耗操作。 7 / 48 PLL有 2个外接滤波输入引脚： PLLF,PLLF2,使用外部滤波电路回路来抑制信号抖动和电磁干扰，使信号抖动和干扰影响最小。 DARAM：双向访问 RAM。 SARAM：单向访问 RAM. PLL的作用 :为片内所有功能模块提供必要的时钟信号，控制低耗操作 第四章 中断系 统 : 软件中断：由指令 INTR、 NMI、 TRAP 请求的中断 硬件中断 :1、 外部中断 (由外部引脚引起的中断 ) 2、部中断 (由片内外设的动作引发的中断 ) 按处理方式： 8 / 48 可屏蔽中断：可以通过软件将它们禁止 (屏蔽 )或允许 (使能 )的中断，这样就可以通过设置软件的方法屏蔽掉那些不想响应的中断 不可屏蔽中断：不能通过软件将它们禁止掉的中断，不可屏蔽中 断包括所有的软件中断以及 1 个外部引脚 (复位 )，这些中断总是被 CPU响应的。 中断响应的过程：中断源产生中断向 PIE 控制器产生外设中断请求信号 产生内核级中断请求信号 INTnCPU 响应 PIE 响应中断执行 主中断服务程序：保护断口地址、提取 PIVR 中的中断向量 外设中断服务子程序：中断特定任务，且在返回前设计指令清 0 外设中断标志寄存器中的相应标志位，同时设计指令置清 0 INTM位，开放全局中断。 第五章 240x 片内包含哪些存储器：程序存储器、数据存储器、 I/O9 / 48 器 240x存储空间 192K：程序存储空间 64K、数据存储空间 64K、I/O空间 64K地址： 0000hFFFFh 程序存储空间： 1） MP/MC，决定是使用片内程序存 储器还是片外程序存储器； 2） CNF,决定片内 DARAM(B0)是否映射到程序空间， =1映射； 3） PON,决定片内 SARAM 是否映射到程序存储空间， =1映射 流水灯程序 ： led=led1; /控制数据右移 1位 PBDATDIR=PBDATDIR&0x0FF00; /*屏蔽数据位，保留高 8位IO方向设置 */ PBDATDIR=PBDATDIR|led; void IOPort_Initializing()/*IOPort_Initializing() ，将 IOPB设置为输出方式 */ 10 / 48 MCRA=0x0FFF; /*设置为 I/O 端口 对应 PBDATDIR=0x0F000; /*设置 为输出端口， void DSP2407_Initializing() /F2407 初始化程序 / asm( setc INTM); /关总中断， INTM=1 asm( setc SIM); /符号扩展 asm( clrc OVM); /不作溢出处理 asm( clrc CNF); /DARAM B0 映射在数据空间 SCSR1=0x00FC; /工作频率 CLKOUT=4xCLKINP31 /*0000000011111100b 11 / 48 WDCR=0x0068; /关软件看门狗 IMR=0x003F; /开放所有 CPU级中断 ,低 6位对应 INT6-1 IFR=0x003F; /清除所有中断请求，低 6 位对应INT6-1P40 #includeF2407*.h unsigned int led; /定义点亮 led的全局变量 main() unsigned int i; /临时循环变量 unsigned long k; /长延时临时循环变量 12 / 48 DSP2407_Initializing(); /DSP2407 芯片初始化 IOPort_Initializing(); /IO 端口配置初始化 /*循环点亮 led*/ led=0x0080； /点亮 led 控制初值 wlile for 、 EVA 比较控制寄存器、 EVA 捕获控制寄存器 EVA 中断寄存器、 EVB模块中的寄存器 (起始地址是 7500h7531h ) EVB 定 时寄存器 EVB 比较控制寄存器 EVB 捕获控制寄存器 EVB中断寄存器地址 EV事件管理器中断 13 / 48 EVA、 EVB各有 15 个中断源，其中 14个分成 A、 B、 C3个组， 产生 INT2、 INT3、 INT4 内核级中断，另一个 PDPINTA 产生 INT1内核级中断。 中断产生条件：下溢：计数值为 0000h时，上溢：计数为 FFFFh 比较：计数值与比较寄存器的值匹配时；周期：计数值与周期寄存器的值。 中断响应过程 中断源产生中断条件 外设级中断使能 PIE 产生内核级中断请求 (INT2、 3、 4) CPU 响 应 PIE响应 执行中断服务程序 14 / 48 通用定时器 GPT:主要功能 (P87) (1）控制系统中的采样时钟 (2）正交编码 QEP 电路和捕捉单元时钟 (3）比较单元和相应的 PWM电路操作时钟 (4) 其他定时功能 通用定时器 GPT 4 种计数模式： (P91) (1)停止 /保持模式将 T1或 T3设置为连续增计数模 式； 2）装载周期寄存器 =PWM 载波周期的数； 3） COMCONA/B 配置成使能比较操作，使能 PWM输出引脚。 4）如果死区使能，设置死区时间值 (DBTCONA/B 的 11-8位 ); 5)适当地配置比较方式寄存器 ACRTA/B。 15 / 48 对称 PWM 波形的产生 :产生条件： 1）将 T1或 T3的设置为连续增 /减计数模式； 2）装载周期寄存器 =PWM 载波周期的数； 3） COMCONA/B 配置成使能比较操作，使能 PWM输出引脚 4）如果死区使能，设置死区时间值 (DBTCONA/B 的 11-8位 ); 5)适当地配置寄存器 ACRTA/B。 捕捉单元 (P121):捕获单元是一种输入设备，它不占用 CPU的资源，可以与 CPU并行地捕获引脚上的电平变化并记录发生的时刻 .每个 EV有三个捕获单元 , EVA对应捕获单元 CAP1、2 和 3， EVB对应 4、 5 和 6 浅谈 DSP 及其应用 数字信号处理 (Digital Signal Processing , 简称 DSP) 是一门涉及许多学科而又广泛应用于许多领域的新兴学科。二16 / 48 十世纪六十年代以来 , 随着计算机和信息技术的飞速发展 , 数字信号处理技 术应运而生并得到迅速的发展。在过去的二十多年时间里 , 数字信号处理已经在通信等领域得到极为广泛的应用。数字信号处理是围绕着数字信号处理的理论、实现和应用等几个方面发展起来的。数字信号处理在理论上的发展推动了数字信号处理应用的发展。反过来 , 数字信号处理的应用又促进了数字信号处理理论的提高。而数字信号处理的实现则是理论和应用之间的桥梁。近来新兴的一些学科 ,如人工智能、模式识别、神经网络等 , 都与数字信号处理密不可分。可以说 , 数字信号处理是把许多经典的理论体系作为自己的理论基础 , 同时又使自己成为一系列新兴学科的理论基础。 在学习信号处理与 DSP应用课程的基础上，结合所学知识和课后查找资料，主要整理了 DSP芯片的基本结构和特点、 DSP系统的应用，并进行 DSP 芯片与单片机、 ARM 比较方面的内容。 一、 DSP芯片的基本结构和特点 为了快速地实现数字信号处理运算， DSP 芯片一般都采用特殊的软硬件结构。以 TMS320 系列为例，其基本结构包括：17 / 48 哈佛结构；流水线操作；专用的硬件乘法器；特殊的 DSP 指令；快速的指令周期。这些特点使得 TMS320 系列 DSP 芯片可以实现快速的 DSP运算，并使大部分运算能够在一个指令周期内完成。由于 TMS320系列 DSP 芯片是软件可编程器件，因此具有通用微处理器具有的方便灵活的特点。 采用哈佛结构 1.冯 诺伊曼结构 该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工 作速度较慢。其结构图如图 1所示 图 1 冯 诺伊曼结构 2.哈佛结构 该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，18 / 48 可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。与冯 诺伊曼结构处理器比较，哈佛结构处理器有两个明显的特点： 使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令 和数据并存。 使用独立的两条总线，分别作为 CPU与每个存储器之间的专用通信路径，而这两 条总线之间毫无关联。 微处理器的哈佛结构如图 2所示。 图 2 哈佛结构 3.改进型的哈佛结构 改进型的哈佛结构是采用双存储空间和数条总线，即一条程19 / 48 序总线和多条数据总线。 其特点如下： 使用两个独立的存储器模块，分别存储指令和数据，每个 存储模块都不允许指令和数据并存，以便实现并行处理。 具有一条独立的地址总线和一条独立的数据总线，利用公用地址总线访问两个存储模块，公用数据总线则被用来完成程序存储模块或数据存储模块与 CPU 之间的数据传输。 两条总线由程序存储器和数据存储器分时共用。 流水线技术 DSP 处理器流水线技术是将各指令的各个步骤重叠起来执行，而不是一条指令执行完成 之后，才开始执行下一条指令。每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的 并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。其过程如图 3所示 20 / 48 图 3 四级流水线操作 配有专用的硬件乘法 -累加器 DSP 内部一般包括多个处理单元，如算术逻辑运算单元(ALU)、辅助寄存器运算单元 (ARAU)、累加器 (ACC)及硬件乘法器 (MUL)等。它们可以在一个指令周期内同时进行运算。 为了适应数字信号处理的需要，当前的 DSP芯片都配有专用的硬件乘法 -累加器，可在一个周期内完成一次乘法和一次累加操作，从而可实现数据的乘法 -累加操作。 具有特殊的 DSP指令 为了满足数字信号处理的需要，在 DSP的指令系统中，设计了一些完成特殊功能的指令。如： TMS320C54x 中的 FIRS 指令等，专门用于完成系数对称的 FIR滤波器算法。 快速的指令周期 21 / 48 由于采用哈佛结构、流水线操作、专用的硬件乘法器、特殊的指令以及集成电路的优化设计，使指令周期可在 20ns 以下。如： TMS320C54x 的运算速度为 100MIPS，即 100 百万条/秒。 硬件配置强 新一代的 DSP芯片具有较强的接口功能，除了具有串行口、定时器、主机接口、 DMA 控制器、软件可编程等待状态发生器等片内外设外，还配有中断处理器、 PLL、片内存储器、测试接口等单元电路，可以方便地构成一个嵌入式自封闭控制的处理 系统。 支持多处理器结构 为了满足多处理器系统的设计，许多 DSP 芯片都采用支持多处理器的结构。如： TMS320C40 提供了 6 个用于处理器间高速通信的 32 位专用通信接口，使处理器之间可 直接对通，应用灵活、使用方便。 省电管理和低功耗 22 / 48 DSP功耗一般为 4W，若采用低功耗技术可使功耗降到，可用电池供电，适用于便携式数字终端设备。 二、 DSP系统的应用 自从 DSP 芯片诞生以来 , DSP 芯片得到了飞速的发展。 DSP 芯片高速发展 , 一方面得益 于集成电路的发展 , 另一方面也得益于巨大的市场。在短短的十多年时间 , DSP 芯片已经在信号处理、通信、雷达等许多领域得到广泛的应用。目前 , DSP 芯片的价格也越来越低 , 性能价格比日益提高 , 具有巨大的应用潜力。 DSP 芯片的应用主要有 : (1) 信号处理 , 如 : 数字滤波、自适应滤波、快速傅里叶变换、相关运算、频谱分析、卷积等。 (2) 通信 , 如 : 调制解调器、自适应均衡、数据加密、数据压缩、回波抵消、多路复用、传真、扩频通信、纠错编码、波形产生等。 23 / 48 (3)语音 , 如 : 语音编码、语音合成、语音识别、语音增强、说话人辨认、说话人确认、语音邮件、语音储存等。 (4) 图像、图形 , 如 : 二维和三维图形处理、图像压缩与传输、图像增强、动画、机器人视觉等。 (5) 军事 , 如 : 保密通信、雷达处理、声纳处理、导航等。 (6) 仪器仪表 , 如 : 频谱分析、函数发生、锁相环、地震处理等。 (7) 自动控制 , 如 : 引擎控制、深空、自动驾驶、机器人控制、磁盘控制。 (8) 医疗 , 如 : 助听、超声设备、诊断工具、病人监护等。 (9) 家用电器 , 如 : 高保真音响、音乐合成、音调控制、玩具与游戏、数字电话 / 电视等。 三、 DSP芯片与单片机的比较 单片机的内部结构一般包括： CPU(主要是 ALU 和寄存器 )、24 / 48 存储器 (ROM 和 RAM)、 I O 端口、定时器计数器和中断系统等五部分 。通常情况下， MCU 有很强的外围接口控制能力，可方便地实现 RS232、 RS485、 CAN和 12C等总线通讯与控制。DSP 的内部也集成了 CPU，但是其中加入了乘法器、桶形移位寄存器等，此外还有存储器 (包括 DARAM、 SARAM和 ROM)、DMA、定时器、串口、 PWM 和 HPI等，其外围接口能力也在不断提高。而且 DSP 都采用内部多总线结构，使数据的存储和指令的执行更加快捷。最重要的一点是， DSP 具有快速的指令周期， TMS320 系列已经从第一代的 200ns 降低到现在的5ns(1600MIPS)以下，其如此高的运算速度使其可以满足许多实时处理的需要。对于 MCU和 DSP的结构和性能上差异，具体归纳如下表一所示。 存储器结构及分配的比对 MCS一 5l系列单片机和 C54XDSP有着既相似又有别的程序存储器和数据存储器结构形式。具体如下： 片内外设比对 DSP定时器的 16位计数器的触发脉冲由预分频计数器提供，预分频计数器由 CPU工作时钟决定。单片机计数脉冲来源可25 / 48 以是机器周期 (此时作定时器用 )，也可以是外部输入信号(此时作计数器用 )，由工作方式寄存器编程决定。 另外 DSP 还带有软件可编程等待状态发生器、可编程分区转换逻辑电路；这都是 DSP 为了适应外部存储器和外设接口的速度而设置的。 典型指令的比对 DSP 采用修正的哈佛结构，使处理器的性能大大提高，其独立的程序和数据总线，提供了高度的并行操作，可同时访问程序存储器和数据存储器，还町以在数据总线和程序总线之间相互传送数据。这样 DSP的指令功能就要丰富强大得多，如： RPT、 RPTB、 MAC、 MAS、 MVDD、 MVDM、 MVDP 等，因此采用最佳算法并利用它的指令来实现我们的目标是学 好 DSP的关键。 DSP 有着特殊的内部结构、强大的信息处理能力及较高的运行速度。 程序读写过程的比对 各种集成开发环境，对于程序的编辑和调试提供了快捷便利的方法。 MCS一 51 系列单片机在开发环境下，经过汇编和链26 / 48 接后生成可执行文件 “ HEX” ，在 RAM 区进行调试；最后将调试通过的程序固化 到 EEPROM。 DSP程序在开发环境下，经过汇编及链接先生成可执行的输出文件 ” OUT” ，再转换为 “ HEX” 型，然后下载到 EEPROM 或者是烧到 FLASH中。且目前大多数的 DSP 在片内 ROM 固化了引导加载程序(BootLoader)，加电复位时， DSP 启动这一程序，将程序搬到片内程序 RAM，再在 RAM中运行程序，以提高运行速度。 DSP精准广告的投放方式 在 DSP 风声水起的时候，我想很多人对 DSP 不再陌生。 DSP即 Demand Side Platform 的缩写。即需求方平台。 DSP允许广告客户和广告机构更方便地访问，以及更有效地购买广告库存，因为该平台汇集了各种广告交易平台的库存。有了这一平台，就不需要再出现另一个繁琐的购买步骤 购买请求。 那么 DSP 精 准广告有什么样的投放方式呢？ DSP精准广告使 DSP广告投放方式由媒体购买向受众购买转变。众所周知，传统的展示广告投放方式是媒体购买，即广告主根据自身的营销诉求及目标受众，采购相应属性的媒27 / 48 体，从而实现对受众的覆盖。而 DSP可以通过对用户数据的分析，对受众实现精准定位，从而实现从媒体购买向受众购买的转变。 媒体和广告主两方对媒体购买和受众购买有什么样的特点呢？首先对于媒体来说：媒体购买方式的优势：媒体品牌溢价较高。但是媒体购买方式存在局限。 1.同一广告位只能售卖给一个广告主； 2.除优质资源外，长尾的流量售卖率相对较低。 与此不同的是媒体对于受众购买方式却存在绝 对的优势： 1.同一广告位的流量可以根据受众群体的不同售卖给不同的广告主，从而使广告位的整体价值得到提升； 2.提升长尾资源的售卖率。受众购买方式的局限：广告主的关注点由媒体转向受众，一定程度上降低媒体的品牌价值，拉低媒体的溢价能力。 那么，针对广告主而言媒体购买方式存在的局限主要有： 1.覆盖的受众群体中存在非目标受众，使得相应的广告预算被浪费； 2.购买的媒体无法覆盖所有的目标受众； 3.对于广告效果 无法做到实时监测及优化。 28 / 48 广告主对于受众购买方式的优势： 1.可以精准地触达目标受众，避免将预算浪费在非目标受众上； 2.可购买的媒体数量更多，覆盖面更广，可以触达到单靠媒体购买方式可能遗漏的目标受众； 3.由于广告推送的对象均为目标受众，点击率和转化率相对较高，提升 ROI； 4.可以对广告效果进行监测和优化，不断提升精准度。 DSP学习总结 摘要：本总结介绍了数字信号技术的基本结构，特点，发展及应用现状。通过分析与观察，寄予了 DSP美好发展前景的希望。 关键字：数字信号处理器， DSP,特点，应用 1 DSP介绍 数字信号处理简称 DSP，是进行数字信号处理的专用芯片，是伴随着微电子学、数字信号处理技术、计算机技术的发展而产生的新器件，是对信号和图像实现实时处理的一类高性能的 CPU。所谓 “ 实时实现 ” ，是指一个实际的系统能在人29 / 48 们听觉、视觉或按要求所允许的时间范围内对输入信号进行处理，并输出处理结果。 数字信号是利用计算机或专用的处理设备，以数值计算的方式对信号进行采集、变换、综合、估计与识别等加工处理，从而达到提取信息和方 便应用的目的。数字信号处理的实现是以数字信号处理理论和计算技术为基础的。 2 结构 32位的 C28xDSP 整合了 DSP和微控制器的最佳特性，能够在一个周期内完成 32*32位的乘法累加运算。 所有的 C28x 芯片都含一个 CPU、仿真逻辑以及内存和片内外设备的接口信号。 CPU的主要组成部分有： 程序和数据控制逻辑。该逻辑用来从程序存储器取回的一串指令。 实时和可视性的仿真逻辑。 地址寄存器算数单元。 ARAU为从数据存储器取回的数据分配地址。 算术逻辑单 元。 32位的 ALU执行二进制的补码布尔运算。 30 / 48 预取对列和指令译码。 为程序和数据而设的地址发生器。 定点 MPY/ALU。乘法器执行 32位 *32位的二进制补码乘法，并产生 64位的计算结果。 中断处理。 3 特点 采用哈佛结构。传统的冯 诺曼结构的数据总线和指令总线是公用的，因此在高运算时在传输通道上会出拥堵现象。而采用哈佛结构的 DSP 芯片片内至少有 4 套总线：程序的地址总线与数据总线，数据的地址总线与数据总线。由于这种结构的数据总线和程序总线分离， 从而在一个周期内同能时获取程序存储器内的指令字和数据存储器内的操作数，提高了执行速度。 多单元的并行处理技术。 DSP 内部一般都集成了多个处理单元，比如 ARAU， MUL， ACC ， DMA 控制器等。它们可在同一个周期内并行地执行不同的任务。 31 / 48 采用了超流水线技术。 DSP 芯片的哈佛结构就 是为实现流水线技术而设计的。采用流水线技术可使 DSP芯片单周期完成乘法累加运算，极大地提高了运算速度。 采用硬件乘法器。数字信号处理中最基本的一个运算是乘法累加运算，也是最重要和最耗时的运算，为了提高芯片的运算速度，必须大幅度降低乘法运算的时间。于是在 DSP芯片中设计了硬件乘法器，并且运算 所需时间最短，仅为一个机器周期。这种单周期的硬件乘法器是 DSP 芯片实现高速运算的有力保证。现代高性能的 DSP 芯片数据字长从 16 位增加到 32 位，具有两个或更多的硬件乘法器，以便提高运算速度。 安排了 JTAG 接口。 DSP芯片的结构非常复杂，工作速度又非常高，外部引脚也特别多，封装面积也非常小，引脚排列异常密集，对于此种情况，传统的并行仿真方式已不适合于 DSP芯片。于是有关国际组织公布了 JTAG 接口标 准。在 DSP 芯片内部安排 JTAG 接口，为 DSP 芯片的测试和仿真提供了很大的方便。 采用了大容量片内存储器。外部存储器一般不能适应高性能DSP 核的处理速度，因此在片内设置较大容量的程序和数据32 / 48 存储器以减少对外部存储器的访问速度，充分发挥 DSP核的高性能。 设置了特殊寻址模式。为了满足 FFT 积分数字信号处理的特殊要求， DSP 芯片大多包含有专门的硬件地址发生器，用以实现循环寻址和位翻转寻址，并在软件上设置了相应的指令。 程序的加载引导。 DSP 芯片要执行的程 序一般在 EPROM、 FLASH存储器中。但是，该存 储器的访问速度较慢，虽然有一些高速 EPROM、 FLASH 存储器 ，但价格昂贵、容量有限，而高速大容量静态 RAM 的价格又在不断下降。故采用程序的加载引导是一个性能价格较好的方法。 DSP 芯片在上电复位后，执行一段引导程序，用于从端口或外部存储器中加载程序至 DSP芯片的高速 RAM中运行。 设置了零消耗循环控。数字信号处理有一大特点：很多运算时间都用于执行较小循环的少量核心代码上。大部分 DSP 芯片具有零消耗循环控制的专门硬件，可以省去循环计数器的测试指令，提高了代码 效率，减少了执行时间。 33 / 48 设置了多种外设和接口。为了加强 DSP 芯片的通用性， DSP芯片上增加了许多外设。例如：多路 DMA 通道、外部主机接口、外部存储器接口、芯片间高速接口、外部中断、串行口、定时器、可编程锁相环、 A/D转换器和 JTAG 接口等。 4 发展及应用现状 数字信号处理 (DSP)技术已经在我们的生活中扮演一个不可或缺的角色。 DSP 的核心是算法与实现，越来越多的人正在认识、熟悉和使用它。因此，合理地评价 DSP的优缺点，及时了解 DSP的现状以及发展趋势，正确使用 DSP芯片，才有可能真正发挥出 DSP的作用。 在近 20多年时间里， DSP 芯片的应用已经从军事、航空航天领域扩大到信号处理、通信、雷达、消费等许多领域。主要应用有：信号处理、通信、语音、图形、图像、军事、仪器仪表、自动控制、医疗、家用电器等。 5 前景与展望 随着 DSP 芯片性能的不断改善，用它来作为实时处理已成为当今和未来发展的热点之 34 / 48 一。随着生产技术的改进和产量的增大，它已成为当前产量和销售量增长幅度最大的电子产品之一。 DSP 广泛应用于军事、通信、语音、图像、仪器、工作站、控制及诸多的电子设备中。例如，雷达、导航与制导、全球定位、语音和图像鉴别、高速调制解调器、多媒体以及通用的数字信号处理产品。近年来 ,DSP 给铁路也带来了巨大的技术革新 ,铁路的设备尤其是铁路信号系统已从分立模拟系统经过集成化、计算机化发展到数字信号处理时代。例如，地面移频自动闭塞系统中现已大量应用了 16 位 定点 DSP 产品如 TMS320C25、TMS320C2XX系列等，由之建立的系统的工作精度、稳定度都很高、铁路上 SJ型数字化通用式机车信号的大量推广 也得益于 DSP带来的突出优点。用 DSP技术的优点有： 可以程序控制，同一个硬件配置可以设计各种软件来执行多种多样的信号处理任务。 稳定性好 ,抗 干扰性能强。 重复性好，易于批量化生产，而模拟器件很难控制。 易于实现多种智能算法。 目前，外国的许多跨国公司已经涉足我国的 DSP行业，我国的 DSP应用已有了相当的基础，许多企业都在从事数字信号处理系统及相关产品的开发与应用。从应用范围来说，数字35 / 48 信号处理器市场前景看好。 DSP 不仅成为手机、个人数字助理等快速增长产品中的关键元件，而且它正在向数码相机和电机控制等领域挺进。随着 DSP芯片技术的不断发 展，向多功能化、高性能化、低功耗化放向发展， DSP 日益进入人们的生活， DSP在我国会有良好的应用前景。 参考文献 1 彭启棕 .DSP技术 M.成都 :电子科技大学出版社， 1997 2 FIEDLER R. Beyond instruction level parallelism-newtrend in programmable DSP machines. Development of Data and Communications Technology ChemnitzUniversity of Technology, May 2001. 3 胡广书 .数字信号处理 M.北京：清华大学出版社， 2000 4 张雄伟，陈亮，徐光辉编著 .DSP 芯片的原理与开发应用M.北京：电子工业出版 社， XX 36 / 48 5 Michale J Bass,Clayton M Future of the Miroprocessor BusinessJIEEE SPECTRUM,2002 6 陈是知，姜蕊辉 .TMS320F2812 原理与开发实践 M.中国电力出版， 2016 1) 数字信号处理器：通过专用集成电路芯片利用数字信号处理理论，在芯片上运用目标程 序实现对信号的某种处理。 2) Digital Signal Processing 数字信号处理的理论和方法。 3) Digital Signal Processor 只用于数字信号处理可编程微处理器。 自从 20世纪 70 年代微处理器诞生以来，就一直沿用通用 CPU，微控制器 MCU和 DSP处理器三个方向在发展 4) DSP技术的发展因其内涵而分为两个领域：数字信号处理37 / 48 的理论和方法近年来得到迅 速发展；为了满足应运市场的需求，随着微电子科学与技术的进步， DSP处理器的性能也在迅速提高 5) 数字信号处理器的优越性：可程控、稳定性好、可重复性好、抗干扰性能好、 实现自适 应算法、数据压缩、大规模集成、模拟数字信号信号处理的可替代性 6) 模拟信号处理不能被数字信号处理完全替代的理由：自然界的信号绝大多数是模拟信 号；模拟信号处理 系统从根本上说是实用的；射频信号的处理要由模拟信号系统来完成 7) 冯诺依曼结构：程序代码和数据共用一个公用的存储空间和单一的地址与数据总线 8) 哈佛结构：程序代码和数据的存储空间分开，各自有自己的地址与数据总线 38 / 48 9) 哈佛结构与冯诺依曼结构图 10) 改善哈佛结构为了进一步提高信号处理的效率， 在哈佛结构的基础上，又加以改善，使得程序代码和数据 存储空间之间的可以进行数据的传送 11) 流水技术：将各指令的各个步骤重叠重叠起来执行，而不是一条指令执行完成后，才开 始执行下一条指令，即第一条指令取指后，译码时，第二条指令取指；第一条指令取指时，第二条指令译码，以此类推 12) DSP 的外设主要包括的部分：时钟发生器、定时器、软件可编程等状态发生器，以便 使较快的片内设施与较慢的片外电路及存储器协调。通用I/O、同步串口与异步串口、主机接口、 JTAG 边界扫描逻辑电路 13) 定点 DSP处理器指的 是数据格式用整数和小数表示 39 / 48 14) 数据的浮点格式指的是指数和尾数的形式表示 15) MIPS每秒执行百万条指令 16) MOPS每秒执行百万次操作 17) MMACS 每秒百万次乘加运算 18) EDN 嵌 入 式 微 处 理 器 指 标 联 盟 (EDN Embedded Microprocessor Benchmark Consortium EEMBC)是一个工业界的非盈利标准化组织，其目的是发展与促进实用的嵌入式 8bit、 16bit、 32bit、64bit 结构微处理器、微控制器、数字信号处理器的性能指标 19) EEMBC 定义两类指标：标准 C 语言的指标和充分优化后的指标 20) FFT执行时间：运行一个 N点 FFT程序所需的 时间 40 / 48 21) 开发者组织选择汇编语言的原因： DSP 应用往往需要使用大量的各种各样的数据，程 序员如果使用高级语言编译器，则产生的汇编语言代码执行速度比较慢。而且，程序员往往只能手工优化汇编代码，以便执行时间和代码的大小降低到可以接受程度 22) 编译器对于浮点 DSP 工作比定点 DSP 好的原因：大多数高级语言并不支持小数运算。 其次，和定点 DSP 相比，浮点对指令的限制比较小因而更容易得到更好的目标。第三，浮点 DSP支持更大的存储空间，因此能容纳编译器得到较大的 目标代码 23) DSP 处理器的指令集的设计传统上是要达到两个目标：最大限限度的使用处理器的今 本硬件，以提高效率；将程序所使用的存储空间减到最小 24) 不使用单纯高级 语言来编写 DSP程序的原因：以 C 语言为代表的广泛使用的高级语言， 41 / 48 并不适合用来描述 DSP的算法；传统的 DSP的结构，如多个存储器空间，多组总线，不规则的指令集以及高度专门化的硬件等都使高级语言编译器编译效率的提高变得非常困难 25) 并行执行多条指令的处理器的结构分为两类：超长指令字 和超标量 结构，这两种结构其实很类似的，其主要在于并行执行的指令如何分组。单指令多数据并不属于结构本身，但却是一种结构技术，可以在迄今为止讨论过程的任何结构中使用 26) TMS320C5000 系列 DSP 的应用： IP 电话机和 IP 电话网关、数字式助听器、便携式音 频 /数据 /视频产品、调制解调器、移动电话和移动电话基站、语音服务器、数字无线电、 SOHO的语音和数据系统 27) C54X具有的优点：围绕一组程序总线， 3个数据总线和4 组地址总线建立的改善的哈 佛结构，使得性能和多功能性都得以提高；具有高度并行性和专用硬件逻辑的 CPU设计，是芯片性能大大提高；效率很42 / 48 高的指令集，更适用于快速算法的实现和高级语言编程的优化；模块化结构的设计，使派生器件得到了更快的发展；先进的 IC 制造工艺，提高了芯片性能，降低了功耗；先进的静态设计技术，使得芯片具有更低的功耗和更强的应运能力 28) 寄存器的介绍：辅助寄存器暂存器过渡寄存器堆栈 指针寄存器循环缓冲大小寄存器块循环寄存器中断寄存器 29) C54X 数据存储器的寻址方式：立即数寻址、绝对地址寻址， *寻址）累加器寻址、直接寻址，堆栈指针）、间接寻址、存储器映射寄存器寻址、堆栈寻址 30) C54X 指令的 4 种基本类型：算数指令、逻辑指令、程序控制指令、装入和存储指令 31) C 编译器，编译包中包括外壳程序、优化器以及内部列表公用程序 汇编器：将汇编语言源文件转变为基于公用目标文件格式的机器语言目标文件，即通常文件 OBJ 文件，源文件可以包括汇编语言指令、汇编 伪指令、宏指令 43 / 48 连接器：将目标文件连接起来产生一个可执行模块，它能调整并解决外部符号的引用 1) 汇编器包括以下功能：处理汇编语言中源文件中的源语句，产生一个可重新定位的目标 文件；