毕业设计（论文）-基于CPLD的数字频率合成器.doc

摘 要20世纪80年代，伴随数字集成电路与微电子技术的发展出现了直接数字频率合成技术。直接数字频率合成器(Direct Digital Frequency Synthesis ，简称：DDS)是一种全数字化的频率合成器，由相位累加器、波形ROM，D/A转换器和低通滤波器构成，DDS技术是一种新的频率合成方法，它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。随着数字电路和微电子技术的发展，DDS技术日益显露出它的优越性。目前，DDS技术已经在雷达、通信、电子对抗和仪器仪表等领域得到了十分广泛的应用。 本文主要讨论了直接数字频率合成技术及其应用，并且通过软件仿真和硬件实现的方式对直接数字频率合成技术进行了研究。 首先论述了频率合成技术的发展，比较了各种频率合成技术的特点，并介绍了直接数字频率合成技术的现状和发展趋势。复杂可编程逻辑器件（CPLD）控制，设计实现了一个频率、相位可调的正弦信号发生器，同时阐述了直接数字频率合成（DDS）技术的原理、电路结构、设计思路和实现方法，简要探讨了DDS相位噪声及杂散，并简述抑制DDS杂散和噪声的方法。简要介绍了Altera公司自行设计的一种CAE软件工具MAX+PLUS。给出了直接数字频率合成的硬件描述语言VHDL源程序。并详细介绍了通过MAX+PLUS软件编程仿真实现正弦波输出的DDS相关模块的步骤。 经过设计和测试仿真，输出仿真波形达到了技术要求，控制灵活、性能也好，也证明了基于DDS技术的可靠性和可行性。【关键字】：直接数字频率合成（DDS），硬件描述语言VHDL，MAX+PLUS软件，复杂可编程逻辑器件（CPLD） Abstract80s at the end of the 20th century, with the number of integrated circuits and microelectronic technology have emerged in the development of direct digital frequency synthesis. DDS (Direct Digital Frequency Synthesis, referred to as: DDS) is an all-digital frequency synthesizer, the phase accumulator, waveform ROM, D / A converters and low-pass filter constitutes, DDS technology is a new frequency synthesis method, which has high frequency resolution, frequency switching speed, phase-continuous frequency switching, the output phase noise can be low and the advantages of Arbitrary Waveform. With the digital circuits and the development of microelectronic technology, DDS technology increasingly reveals its superiority. At present, DDS technology has been on the radar, communications, electronic countermeasures and instrumentation and other fields has been a very wide range of applications. This article focused on a direct digital frequency synthesis technology and its applications, and through software simulation and hardware realization of direct digital frequency synthesis were studied. First of all, discusses the development of frequency synthesis, compare various characteristics of frequency synthesis, and introduced the Direct Digital Synthesis technology, the status quo and development trends. Complex programmable logic device (CPLD) controls, design and implementation of a frequency, phase adjustable sinusoidal signal generator, at the same time on Direct Digital Synthesis (DDS) technique, the circuit structure, design ideas and implementation, Summary of phase noise and spurious DDS and DDS on spurious and noise suppression methods. Altera Corporation briefed to design a CAE software tool MAX + PLUS . Gives a direct digital frequency synthesis of VHDL hardware description language source code. And described in detail through the MAX + PLUS Simulation software programming of the DDS output sine wave of the steps related modules. After design and testing of simulation, simulation output waveform to reach the technical requirements, control flexibility, performance, or, also based on DDS technology to prove the reliability and feasibility. 【Keywords】: Direct Digital Synthesis (DDS), hardware description language VHDL, MAX + PLUS software, Complex programmable logic device (CPLD) 目 录摘 要 .1Abstract.2引 言.5第一章 频率合成器.61.1 频率合成器及其主要的技术指标.6 1.1.1 频率合成器的类型.6 1.1.2 主要技术指标.61.2 各种频率合成技术的性能分析.7 1.3 频率合成器的发展及应用.8第二章 DDS的基本理论.92.1 DDS的技术的工作原理和主要特点.9 2.1.1 DDS的工作原理.9 2.1.2 DDS的主要特点.112.2 DDS的基本结构.122.2.1 累加器.122.2.2 波形存储器ROM.132.2.3 数模转换器DAC.132.2.4 低通滤波器.142.3 DDS的相位噪声及杂散.14 2.3.1 DDS的相位噪声.14 2.3.2 DDS杂散特性分析.15 2.3.3 改善DDS杂散的方法.162.4 DDS技术的应用.16 2.4.1 实时模拟仿真的高精密信号.17 2.4.2 实现各种复杂方式的信号调制.17 2.4.3 实现频率精调及作为理想的频率源.17第三章 MAX+PLUS 软件简介.183.1 MAX+PLUS 概况.18 3.1.1 系统安装.18 3.1.2 MAX+PLUS 对VHDL的支持.193.2 建立和编辑工程文件. .19 3.2.1 新文件的编辑.19 3.2.2 文件的修改.203.3 VHDL语言程序的编译.203.4 VHDL语言程序的仿真.21 3.4.1 生成仿真波形文件.21 3.4.2 仿真. .21 3.4.3 定时分析. .22 第四章 DDS的设计与实现. .234.1 CPLD简介 .234.2 基于CPLD的DDS设计.24 4.2.1 顶层设计.24 4.2.2 累加器的VHDL描述.25 4.2.3 定制LPM_ROM初始化数据文件.26 4.2.4 用于例化的波形数据ROM.27第五章 设计仿真结果与分析.295.1 仿真结果分析.29第六章 结束语.30致 谢.31参考文献.32引 言直接数字频率合成技术是从相位出发直接合成所需波形的一种新的频率合成技术。近年来，DDS技术器件水平的不断发展，使得DDS合成技术也得到了飞速的发展。目前，该技术在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力也以及集成化等一系列性能指标已远远超过了传统的频率合成技术所能达到的要求，从而完成了频率合成技术的又一次飞跃，同时也成为了目前运用最广泛的频率合成技术。超高速数字电路的发展以及对DDS的深入研究，DDS高工作频率以及相位噪声性能接近并达到锁相频率合成器相当的水平。随着这种频率合成技术的发展，现已广泛应用于通信、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。但是，由于DDS的全数字化结构所固有的杂散和噪声，并且在频率升高时杂散和噪声也随之增加，使它的应用范围有一定的限制。所以如何减少DDS输出中的杂散和噪声成分是当今DDS研究中的核心问题之一。 本论文采用直接数字频率合成技术产生正弦波，DDS的各个模块运用硬件描述语言（VHDL）编写。相位累加器采用32位，输出的高位作为波形存储器ROM的输入地址，到ROM中去寻址，在ROM中寻址输出二进制的波形数据到D/A转换器把数字量的波形转换成模拟量。在这各个模块中要用VHDL语言设计顶层文件、波形数据ROM文件、LPM_ROM初始化数据文件等，并在工具软件MAX+PLUS 中进行仿真实现。由于仿真波形为数字码，因此不能直观地看出DDS输出的波形。 第一章 频率合成器1.1 频率合成器及其主要的技术指标1.1.1 频率合成器的类型 频率合成器可分为直接式频率合成器，间接式（或锁相）频率合成器和直接式数字频率合成器。 （1）直接式频率合成器（DS）。直接式频率合成器是最先出现的一种合成器类型的频率信号源。这种频率合成器原理简单，易于实现。其合成方法大致可分为两种基本类型：一种是所谓非相关合成方法：另一种称为相关合成方法。（2）间接式频率合成器（IS）。间接式频率合成器又称锁相频率合成器。由锁相环压控振荡器间接产生所需的频率输出的一种技术，直接式中所固有的那些缺点，如体积大、成本高、输出寄生频率等，在锁相频率合成器中就大大减少了。（3）直接数字式频率合成器（DDS）。直接数字式频率合成器是近年来发展非常迅速的一种器件,它也是目前最为典型、应用最广泛的一种频率合成技术，也是本论文所要介绍的内容。1.1.2 主要技术指标（1）频率范围。频率范围是指频率合成器输出的最低频率fomin和最高频率fomax之间的变化范围，也可用覆盖系数k=fomax/fomin表示（k 又称之为波段系数）。如果覆盖系数k23 时,整个频段可以划分为几个分波段。在频率合成器中，分波段的覆盖系数一般取决于压控振荡器的特性。（2） 频率间隔（频率分辨率）。频率合成器的输出是不连续的。两个相邻频率之间的最小间隔,就是频率间隔。频率间隔又称为频率分辨率。不同用途的频率合成器,对频率间隔的要求是不相同的。对短波单边带通信来说,现在多取频率间隔为100Hz,有的甚至取10Hz、1Hz 乃至0.1Hz。对超短波通信来说,频率间隔多取50kHz、25kHz 等。在一些测量仪器中,其频率间隔可达兆赫兹量级。（3）频率转换时间。频率转换时间是指频率合成器从某一个频率转换到另一个频率，并达到稳定所需要的时间。它与采用的频率合成方法有密切的关系。（4）准确度与频率稳定度。频率准确度是指频率合成器工作频率偏离规定频率的数值,即频率误差。而频率稳定度是指在规定的时间间隔内,频率合成器频率偏离规定频率相对变化的大小。（5）频谱纯度。影响频率合成器频谱纯度的因素主要有两个，一是相位噪声，二是寄生干扰。 相位噪声是瞬间频率稳定度的频域表示，在频谱上呈现为主谱两边的连续噪声。相位噪声是表示振荡器频谱纯度的性能参数。理想情况下，振荡器的输出是单一频率的，可以用一根单独的直线表示。实际中，振荡器存在噪声从而使输出频谱并非是单独的直线，而是带有“裙状”的围绕在载波(基波)频率周围的噪声频谱。这些噪声称为相位噪声。相位噪声通常定义为在距离载波频率偏移某一频率处的1Hz带宽内噪声功率与载波功率之比。1.2 各种频率合成技术的性能分析（1）直接模拟式频率合成技术。直接模拟式频率合成器是最先出现的一种合成器类型的频率信号源。这种频率合成器原理简单，易于实现。直接模拟式频率合成器是由一个高稳定、高纯度的晶体参考频率源，通过倍频器、分频器、混频器，对频率进行加、减、乘、除运算，得到各种所需频率。直接合成法的优点是频率转换时间短，并能产生任意小的频率增量。但用这种方法合成的频率范围将受到限制，更重要的是直接模拟式频率合成器不能实现单片集成，而且输出端的谐波、噪声及寄生频率难以抑制。因此，直接模拟式频率合成器已逐渐被锁相式频率合成器、直接数字式频率合成器所取代。（2）锁相式频率合成技术。锁相式频率合成器是采用锁相环（PLL）进行频率合成的一种频率合成器。它是目前频率合成器的主流，可分为整数频率合成器和分数频率合成器。由压控振荡器与鉴相器之间的锁相环反馈回路上增加整数分频器，就形成了一个整数频率合成器。通过改变分频系数，压控振荡器就可以产生不同频率的输出信号，其频率是参考信号频率的整数倍，因此称为整数频率合成器。输出信号之间的最小频率间隔等于参考信号的频率，而这一点也正是整数频率合成器的局限所在。分数频率合成器输出信号频率不必是参考信号频率的整数倍，可以是参考信号频率的小数倍。其输出信号的最小频率间隔即输出频率精度由参考信号频率和小数频率合成器的分辨位数决定。它最大的特点是频率间隔小、工作频率高。（3）直接数字频率合成技术。直接数字频率合成（DDS）技术是20世纪80年代末，随着数字集成电路和微电子技术而出现的一种新的频率合成技术。与传统的频率合成技术相比，DDS具有频率分辨率高、相位噪声小、稳定度高、易于调整及控制灵活等诸多优点。但它也并不完美，合成信号频率较低、频谱不纯、输出杂散等缺点，本论文也将着重介绍。（4）混合式频率合成技术。PLL技术具有高频率、宽频、频谱质量好等优点，但其频率转换速度低。DDS技术则具有高速频率转换能力、高度的频率和相位分辨能力，但目前尚不能做到宽带，频谱纯度也不如PLL。混合式频率合成技术利用这两种技术各自的优点，将两者结合起来，其基本思想是利用DDS的高分辨率来解决PLL中频率分辨率和频率转换时间的矛盾。通常有DDS激励PL和DDS附加PLL两种基本方案。1.3 频率合成器的发展及应用 频率合成理论形成于20世纪30年代，其发展经历了三代。第一代：直接频率合成技术。这是利用一个或多个不同的晶体振荡器作为基准信号源，经过倍频、分频、混频以及模拟开关等途径直接产生多个离散频率的输出信号。这种方法得到的信号长期和短期稳定度高，频率变换速度快，但调试难度大，杂散抑制不易做好。第二代：锁相频率合成技术。20世纪50年代出现了锁相式频率合成器，是利用一个或几个参考频率源，通过谐波产生器混频和分频产生大量的谐波和组合频率，然后用锁相环把压控振荡器的频率锁定在某一谐波或组合频率上，由压控振荡器间接产生所需频率输出。第三代：直接数字频率合成。20世纪70年代以来，随着数字集成电路和微电子技术发展而出现的一种频率合成方法。它从相位角度出发进行频率合成，采用数字采样存储技术，具有精确的相位、频率分辨率，快速转换时间等突出优点。频率合成技术是一门新兴的无线电技术，它是一种相位销定装置，是一种频率稳定度较高的离散间隔型频率信号发生器，是电子系统的心脏。广泛应用于各种电子领域，是通信、雷达、电子对抗、电子测量仪器仪表、高速计算机、导航设备、射频/微波领域、以及工业、汽车和医疗系统中从集成电路到机架子系统的每个设计层次中的一个重要组成部分。第二章 DDS的基本理论 1971年，由J.Tierney和C.M.Tader等人在“A Digital Frequency Synthesizer”一文中首次提出了DDS的概念，DDS或DDFS是 Direct Digital Frequency Synthesis 的简称。限于当时的技术和器件产，它的性能指标尚不能与已有的技术相比，故未受到重视。近几年间，随着微电子技术的迅速发展，直接数字频率合成器得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。通常将此视为第三代频率合成技术，它突破了前两种频率合成法的原理，从“相位”的概念出发进行频率合成，这种方法不仅可以产生不同频率的正弦波，而且可以控制波形的初始相位，还可以用DDS产生任意波形（AWG）。2.1 DDS的技术的工作原理和主要特点2.1.1 DDS工作原理 图2-1 DDS电路基本工作原理框图DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、波形存储器、D/A转换器和低通滤波器（LPF）。频率累加器对输入信号进行累加运算，产生频率控制数据K（frequency data或相位步进量）。具体工作过程如下：每来一个时钟脉冲fc，N位加法器将频率控制字K与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。其中相位累加器由N位加法器与N位累加寄存器级联构成，累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字K相加。这样，相位累加器在时钟作用下，不断对频率控制字K进行线性相位累加。由此可见，相位累加器在每一个时钟脉冲输入时，把频率控制字K累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。用相位累加器输出的数据作为波形存储器ROM的相位取样地址，可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出，完成相位到幅值转换。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号，由低通滤波器滤除杂散波和谐波以后，输出一个频率为fo的正弦波。输出频率fo与时钟频率fc之间的关系满足下式：DDS输出信号的频率由下式给定(1)其中fo为输出频率，fc为时钟脉冲，K为频率控制字。N为累加器的位数（字长）。假定基准时钟为160KHz，累加器为16位，则2 16=65536，fc=160KHz，再假定K=4096,则fo=(4096/65536) 160=10KHz由上式可见，输出频率fo由fc和K共同决定，保持时钟频率一定，改变一次K值，即可合成一个新频率的正弦波。 通常用频率增量来表示频率合成器的分辨率，DDS的最小分辨率为 （2）这个增量也就是最低的合成频率。可见，频率分辨率在fc固定时，取决于相位累加器的位数N。只要N足够大，理论上就可以获得足够高的频率分辨精度。最高的合成频率受乃奎斯特抽样定理的限制，不能超过时钟频率的一半，因此频率控制字的最大值Kmax应满足。所以有，DDS输出最高频率为 （3）2.1.2 DDS主要特点新一代的直接数字频率合成器(DDS)，采用全数字的方式实现频率合成。与传统的频率合成技术相比，具有以下特点：（1）频率转换快。直接数字频率合成是一个开环系统，无任何反馈环节，其频率转换时间主要由频率控制字状态改变所需的时间及各电路的延时时间所决定，转换时间很短。在DDS中,一个频率的建立时间通常取决于滤波器的带宽。影响因素为相位累加器,ROM内的工艺结构,D/A转换器及其它信号处理过程中可能产生的时延。其中,信号处理的时延与时钟周期相关。（2）频率分辨率高、频点数多。DDS输出频率的分辨率和频点数随相位累加器位数的增长而呈指数增长，分辨率高达uHz。这取决于累加器的字长N和参考时钟fc 。（3）相位连续。DDS在改变频率时只需改变频率控制字(即累加器累加步长)，而不需改变原有的累加值，故改变频率时相位是连续的，是线性过程。(4) 输出波形的灵活性。只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。（5）相位噪声小。DDS的相位噪声主要取决于参考源的相位噪声。（6）控制容易、稳定可靠。（7）输出频带宽。输出频率带宽为50%fc（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fc。（8）具有很强的调制功能。（9）其他优点。由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积孝重量轻，使用相当灵活，因此性价比极高。DDS也有局限性，主要表现在：（1）输出频带范围有限。由于DDS内部DAC和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS工艺片，工作频率一般在几十MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。（2）输出杂散大。由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。 2.2 DDS的基本结构根据图2-1 中DDS的框图可知，它的电路主要由相位累加器、波形存储器（ROM）、D/A转换器（数模转换器DAC）以及低通滤波器组成。下面将介绍其各部分的原理和结构:频率预置与调节电路 它的作用：实现频率控制量的输入。 不变量K被称为相位增量，也叫频率控制字。 由前面公式（1）和公式（2）,Nyquist(乃奎斯特)采样定理决定了DDS的最大输出频率如公式（3）。2.2.1 累加器加法器寄存器频率控制字KN位N位N位相位量化序列fc图2-2 累加器框图相位累加器由一个N位字长二进制加法器和一个固定时钟脉冲取样的N位相位寄存器组成。在每一个时钟脉冲fc到达时，相位寄存器采用上个时钟周期内相位寄存器的值与频率控制字K之和，并作为相位累加器在这一时钟周期的输出，输出N位的相位量化序列。当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。2.2.2 波形存储器ROM 相位幅度转换原理图如下：相位量化序列地址N位数据波形ROM 波形幅度量化序列D位图2-3 相位-幅度变换原理图用相位累加器输出的数据作为波形存储器ROM的取样地址，对波形进行相位-幅度转换，即可在给定的时间上确定输出的波形的抽样幅值。N位的寻址ROM相当于吧0360的正弦信号离散成具有2n个样值的序列，若波形ROM有D位数据位，则2n个样值的幅值以D位二进制数值固化在ROM中，按照地址的不同可以输出相应相位的正弦信号幅值。2.2.3 数模转换器DACD/A转换器的作用是把合成波形的数字量转化成模拟量。如正弦幅度量化序列S（n）经D/A转换后变成了包络为正弦波的阶梯波S(t)即Sin（t）。如图2-4所示。图2-4 D/A转换器把合成的正弦波数字量转换成模拟量需要注意的是，频率合成器对D/A转换器的分辨率有一定的要求，D/A转换器的分辨率越高，合成的正弦波Sin（t）台阶数就越多，输出波形的精度也就越高。2.2.4 低通滤波器 低通滤波器对D/A转换器输出的阶梯波Sin（t）进行频谱分析。可知Sin（t）中除主频fo外，还存在分布在fc,2fc.两边fo处的非谐波分量，幅值包络为辛格函数。因此，为了取出主频fo，必须在D/A转换器的输出端接入截止频率为fc/2的低通滤波器。例如，低通滤波器能滤除上面生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。如图2-5所示。 图2-5 低通滤波器把把阶梯波变成光滑的波形2.3 DDS的相位噪声及杂散2.3.1 DDS的相位噪声 DDS中存在相位噪声和杂散信号，由于全数字结构使得其相位噪声不能获得很高的指标，DDS的相位噪声主要由参考时钟信号的性质、参考时钟的频率与输出频率的关系，以及器件本身的噪声基底决定。由于抽样的原因，时钟噪声可改善20log(fc/fo)dB。事实上，DDS的噪声底部是抽样时钟噪声与D/A转换器的热噪声之和，通常D/A转换器的热噪声只有在转换器的位数较高时才被考虑，这是因为转换器电流发生器的热噪声对LSB幅度不可忽略。2.3.2 DDS杂散特性分析 DDS的数字化处理体现了频率转变速度快、相位连续、易于控制等诸多优异性能，但同时全数字化结构也带来丰富的杂散。DDS杂散信号主要来自三个方面：（1） 相位截断引入的杂散在DDS中，一般相位累加器的位数N做得很大，如N=24，32等，即使采用了ROM数据压缩技术，将相位累加器的N位相位信息全部用于ROM查找表运算也会给ROM容量带来不现实的要求，通常累加器的位数N大于ROM的寻址位数P，在实际中由于受体积和成本的限制，累加器的输出寻址其N-P个低位就必须舍掉，只有高位部分作为有效相位去寻址ROM，这样就不可避免地产生相位误差，称为相位截断误差。表现在输出频谱上就是杂散分量，因为DDS输出信号通常是正弦信号，因此它的相位截断具有明显的周期性，这相当于周期性的引入一个截断误差，最终影响就是输出信号带有一定的谐波分量。相位截断并不是每个输出点都产生杂散，它们的大小取决于三个因素：累加器的位数N，寻址位数P，频率控制字K，杂散分量分布在基频两边，是DDS杂散的主要来源。（2） 幅度量化引入的杂散 任意一个幅度值要用无限长的比特流才能精确表示，实际中DDS内部波形存储器ROM输出位数是个有效值，就会产生幅度量化误差。由于ROM存储的波形幅度值是用二进制表示的，对于越过存储器字长的正弦幅度值必须进行量化处理，这样也就引人了量化误差，幅度量化主要有两种方式，即舍入量化和截尾量化。实际中DDS多采用舍入量化方式。一般地，幅度量化引人的杂散水平低于相位截断和DAC非理想转换特性所引起的杂散水平。 （3） DAC转换引入的杂散DAC转换带来的杂散主要包括DAC非线性带来的杂散和DAC毛刺引起的杂散。由于DAC非线性的存在，使得查找表所得的幅度序列从DAC的输入到输出要经过一个非线性的过程，在DDS输出信号中将产生输出频率fo的谐波分量及这些谐波分量的镜像分量，这会影响DDS的输出频谱纯度，产生杂散分量，加之DDS是一个采样系统，产生的谐波分量会以采样频率为周期搬移。另外，DAC的有限分辨位数，D/A转换过程中的瞬间毛刺，时钟泄露，转换速率受限等，也会在数模转换中产生了大量杂散频率分量。2.3.3 改善DDS杂散的方法全数字结构给DDS带来输出带宽和杂散的不足。目前，降低DDS输出杂散的方法主要有以下几种： （1） 采用抖动注入技术 由前面的分析可知，相位截断误差给输出信号引入了周期性的杂散，因此设法破坏杂散的周期性及其与信号的相关性，可以有效地抑制相位截断带来的误差。抖动注入技术是基于打破相位截断误差周期性的原理工作的，采用抖动注入后的杂散抑制可达到与增加2bit相位寻址相同的效果，抖动注入采用加入满足一定统计特性的扰动信号来打破误差信号序列周期性，将具有较大幅度的单根杂散信号谱线的功率在较宽的频率范围内进行平均来改善总的信号频谱质量。根据抖动注入的位置不同，可有频率控制字加扰、R0M寻址加扰、幅度加扰，根据抖动注入的误差对象不同，由相位截断误差加扰和幅度量化误差加扰。CEWheatly提出了一种针对相位截断误差的抖动注入方法:在每次累加器溢出时，产生一个随机整数加到累加器上，使相位累加器的溢出随机性的提前，从而打破周期性，抑制了杂散，但增加了背景噪声。（2） ROM幅度表压缩 DDS是通过查表将相位转换为幅度值，如果能够将幅度表进行压缩就相当于增加了R0M数据寻址位数，DDS输出频谱将进一步得到改善。各国学者对此进行了研究并提出了各种压缩算法，利用三角函数的恒等变换，将一个大的R0M分成几个小R0M，通过逻辑控制电路实现对sin的近似。还可以利用正弦信号的波形具有四分之一对称性，R0M表中只需存储0，2的波形，在电路中利用相位的最高位控制输出波形的符号，次高位控制R0M表的寻址，对相位和幅度进行适当的翻转便可得到整周期波形，R0M表压缩比4：1。在成功压缩了R0M表的同时也带来了一些缺点，如逻辑控制电路复杂、实时性下降等。2.4 DDS技术的应用 DDS问世之初，构成DDS元器件的速度的限制和数字化引起的噪声，这两个主要缺点阻碍了DDS的发展与实际应用。近几年超高速数字电路的发展以及对DDS的深入研究，DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。随着这种频率合成技术的发展，其已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。 2.4.1 实时模拟仿真的高精密信号 在DDS的波形存储器中存入正弦波形及方波、三角波、锯齿波等大量非正弦波形数据，然后通过手控或用计算机编程对这些数据进行控制，就可以任意改变输出信号的波形。利用DDS具有的快速频率转换、连续相位变换、精确的细调步进的特点，将其与简单电路相结合就构成精确模拟仿真各种信号的的最佳方式和手段。这是其它频率合成方法不能与之相比的。2.4.2 实现各种复杂方式的信号调制 DDS也是一种理想的调制器，因为合成信号的三个参量：频率、相位和幅度均可由数字信号精确控制，因此DDS可以通过预置相位累加器的初始值来精确地控制合成信号的相位，从而达到调制的目的。 现代通信技术中调制方式越来越多，BPSK，QPSK，MSK都需要对载波进行精确的相位控制。而DD