（通信与信息系统专业论文）fdd试验系统中高性能信道编译码的dsp实现及硬件接口设计.pdf

摘要 摘要 t u r b o 码是在综合级联码、最大后验概率( m a p ) 译码、软输入软输出及迭代译码等理论 基础上的一种创新。t u r b o 译码器通过迭代译码以反复利用有效信息流，从而获得卓越的纠 错能力。计算机仿真表明，t u r b o 码不但在加性高斯噪声信道下性能优越，而且具有很强的 抗衰落、抗干扰能力，当交织长度足够长时其纠错性能接近香农极限。 l i n k p o r t 是t s 2 0 1 的高速d d r 外部接口，l i n k p o r t 可以作为单板d s p 和f p g a 之间高 速数据交互的接口协议规范。f p g a 是在p a l 、g a l 、e p l d 等可编程器件的基础上进一步 发展的产物。f p g a 技术具有大规模、高集成度、高可靠性、设计周期短等优点，逐步成为 复杂数字硬件电路设计的理想选择。 本论文以东南大学b 3 g 课题组提出m i m o g m c f d d 试验系统的一种实现方案为背 景，分析研究了迭代检测译码器中的软输入软输出t u r b o 译码算法，然后针对t s 2 0 1 硬件 特点实现了两种t u r b o 译码方案，硬件测试表明所设计的译码器吞吐率分别达到2 4 5 m b p s 和3 8 6 m b p s ，误码率性能很好的逼近定点仿真结果。最后初步完成了一种吞吐率超过 5 4 0 m b p s 的t u r b o 译码器设计。 最后在v i i p l 0 0 上采用v e r i l o gh d l 设计实现了试验系统的高速链路口协议l i n k p o r t ， 硬件测试结果表明单口的数据吞吐率达到2 4 g b p s 。 关键字t u r b o 码；l o g - m a p 译码算法；修正l o g m a p 译码算法；链路v i ； 垒! ! ! 竺竺 a b s t r a c t t u r b oc o d ei san e wf a m i l yo fc r e a t i v ec o d e sb a s e do nc o n c a t e n a t e dc o d e ，m a pa l g o r i t h m ， s i s o ( s o f i i n s o f t o u t ) a l g o r i t h ma n di t e r a t i v ed e c o d i n g t u r b od e c o d e ri sc h a r a c t e r i z e db ya n i t e r a t i v ep r o c e s si nw h i c he a c hc o m p o n e n td e c o d e rt a k e sa d v a n t a g e so ft h ew o r ko ft h eo t h e ra t t h ep r e v i o u ss t e p i n v e s t i g a t e db ys i m u l a t i o n ，t u r b oc o d en o to n l yh a so u t s t a n d i n gp e r f o r m a n c ei n a w g nc h a r m e lb u ta l s oc o u n t e r a c td i s p e r s i o na n di n t e r f a c e w i t hs u f f i c i e n tl a r g ei n t e r l e a v i n g s i z e s ，t h ec l t o rc o r r e c t i n gp e r f o r m a n c eo ft u r b oc o d e sa p p e a r st ob ec l o s et ot h et h e o r e t i c a ll i m i t s h o w nb ys h a n n o n l i n k p o r ti sak i n do fd d ra n dh i g h s p e e ds e r i a lp o r to ft i g e r s h a r c2 01a n dc o u l db e u s e da st h ei n t e r f a c ep r o t o c o lb e t w e e nd s pa n df p g ao nt h eb o a r d f p g a ，f i e l dp r o g r a m m a b l e g a t ea r r a y , d e v e l o p e df r o mp r o g r a m m a b l el o g i cd e v i c e ss u c ha sp a l ，g a l ，e p l d ，e t c w i t hi t s a d v a n t a g e sl i k el a r g es c a l e ，h i g hi n t e g r a t i o n ，h i 曲d e p e n d a b i l i t y , s h o r td e s i g np e r i o d ，t h ef p g a t e c h n o l o g yh a sb e c o m ea ni d e a lc h o i c eo fc o m p l e xi cd e s i g n i nb e h a l fo fo n ep r o b a b l e i m p l e m e n t a t i o ns c h e m ef o rm i m o - - g m c f d dt r a i ls y s t e m p r o p o s e db yb 3 gg r o u pa ts o u t h e a s tu n i v e r s i t y , t h es o f t i n p u ts o o u t p u tt u r b od e c o d i n g a l g o r i t h mo ft h ei t e r a t i v ed e t e c t i o nd e c o d e ri sa n a l y z e d ，a n dt h e nt h i sd i s s e r t a t i o nl a y se m p h a s i s o nt w ok i n d so ft u r b od e c o d e r sc o n s i d e r i n gt h es p e c i a l i t yo ft s 2 0 1 ，t h eh a r d w a r et e s ts h o w e d t h a tt h et h r o u g h p u tc o u l dr e a c h2 4 5 m b p sa n d3 8 6 m b p sr e s p e c t i v e l ya n dt h eb i te r r o rr a t ei s a p p r o a c ht ot h ef i x e d p o i n ts i m u l a t i o nr e s u l t a sa ne x t e n s i o no ft h et u r b od e c o d e rd e s i g n ，a t u r b od e c o d e rw h o s et h r o u g h p u tc o u l de x c e e d5 4 0 m b p si sp a r t l yf i n i s h e d a sp a r to ft h et r i a ls c h e m e ，t h el i n k p o r tp r o t o c o li m p l e m e n t a t i o no nv l l p10 0w i t hv e r i l o g h d li sd i s c u s s e di nd e t a i l t h eh a r d w a r et e s ti n d i c a t e st h a tt h ed a t ar a t ec o u l dr e a c h2 4 g b p sf o r e a c hc h a n n e l k e yw o r d s ：t u r b oc o d e ；l o g - m a pd e c o d i n ga l g o r i t h m ；m o d i f i e dl o g - - m a pd e c o d i n g a l g o r i t h m ；l i n k p o r t ； l l 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 研究生签名：巡日期： 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位 论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人 电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论 文被查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包 括刊登) 授权东南大学研究生院办理。 研究生签名：燃师签名期： 第一章绪论 第一章绪论 移动通信作为一种方便、快捷的通信方式，改变了传统意义的信息获取、传输和消费方 式，带来了很大的社会和经济效益，极大的推动了社会的发展和进步。“任何时f 司( w h e n e v e r ) 、 任何地点( w h e r e v e r ) ，都能与任何人( w h o e v e r ) 交流信息”的个人通信目标促使着通信技术不 断向前发展。随着无线通信技术的飞速发展，人们对无线网的络性能和带宽要求也越来越高， 因此下一代移动无线通信系统的一个主要目标就是要提高链路吞吐率和网络容量，这其中一 个不容忽视的问题就是如何利用有限的频谱资源，在极其复杂的电磁环境中实现高速、可靠 的数据传输。 1 1 论文背景 移动通信由最初的第一代模拟移动通信系统、第二代数字移动通信系统发展到了目前即 将商用的第三代宽带数字移动通信系统 1 1 ，它正向着大系统容量、高速率、高服务质量、多 业务的方向发展。 第一代移动通信系统基于模拟通信技术，但存在模拟系统的容量小，频谱利用率低，保 密性能差以及不同系统不能兼容等不足。第二代数字移动通信系统提供了更高的频谱利用 率、更好的数据业务及更先进的漫游能办，改善了第一代系统存在的不足；但第二通信系统 在很多方面仍然没有达到人们的要求，比如没有统一的全球标准、传输速率低等等。第三代 移动通信系统以全世界范围的个人通信和多媒体通信为目标，是一个支持多速率、多业务、 宽频带的系统，能够满足移动性、高比特率及可变业务等需求：然而，第三代移动通信系统 与“不论何时、何地都能与任何人交流任何信息”的个人通信目标仍有较大差距。 近年来一些学者又提出了未来移动通信系统的新构想后三代( b 3 g ) 或称第四代( 4 g ) 移动通信系统的新概念弘j 。为适应未来发展的需要，后三代移动通信系统必须能够支持全i p 高速分组数据传输、高的终端移动性和高的传输质量，提供高的频谱利削率和功率效率，有 效地支持在用户数据速率、用户容量、服务质量和移动速度等方面大动态范围的变化。而为 满足这些需求，后三代移动通信系统在网络结构、空中接口、传输体制、编码与调制、检测 与估计等各个方面必将具有全新的面貌，具体地在网络结构方面，将采用全i p 、分布式、 自组织和多层的无线广带个人通信新体制和新模式；在空中接口方面，将采用分布式的接入 方式，多天线技术具有至关重要的作用；在传输调制方面，多载波并行传输是必须的；在编 码与调制方面，t u r b o 码、l d p c 码、高阶调制、以及自适应编码调制等将得剑发展和戍用： 在检测与估计方面，迭代式检测与估计是获得最优性能的有效方法。 在我国第四代移动通信已被正式列入了国家“8 6 3 ”研究计划，其中f u t u r e + ( f u t u r e t e c h n o l o g i e sf o ru n i v e r s a lr a d i oe n v i r o n m e n tp l u s ) 近期即将完成。根据国家8 6 3f u t u r e 计 划拟订的关于新一代蜂窝移动通信系统的研究目标，东南大学移动通信实验室b 3 g 课题组 提出了支持多天线的广义多载波( m i m o g m c ) 无线传输技术儿3 i 。 1 2m i m o g m c 系统简介 m i m o g m c 无线传输技术方案他3 1 【4 5 1 可描述为：( 1 ) 系统可在基本模式利扩展模式卜| r 东南大学硕士学位论文 作。在基本模式下，可把总带宽为墨，的信道分解成一组并行的3 d b 带宽为1 2 8m h z 的子信 道，通过多载波滤波器组进行多载波合路和分路，多载波滤波器绢可通过d f t 快速实现： 在扩展模式下，可把相邻的基本子载波合成为带宽为3 8 4m h z 扩展子载波，可根据木来不 同国家的频谱分配情况，灵活地分配不同的扩展子载波，并可实现与3 g 系统的共存与后向 兼容。( 2 ) 在每个子载波，采用双循环自适应时隙结构、高效编码与调制、空时分集与空分 复用、迭代式空时联合检测译码等技术，支持高效的分组数据传输，满足b 3 g 系统对传输 速率、系统容量、频谱效率以及功率效率等方面的要求。( 3 ) 采用f d d 或t d d 舣l _ ，方式， 适用于广域覆盖和热点覆盖蜂窝通信环境。( 4 ) 采用f d m a 、t d m a 和c d m a 混合多址方式 共享无线资源，其中c d m a 为辅选，每个移动用户可动态地占用一个或多个基本子载波或 扩展子载波，或占用一个子载波的一个或多个时隙、码道等，从而达到大动态范围传输的要 求。 m i m o - g m c 无线传输链路具有如图1 1 所示的模块构成。在发送端，不同心户或同一用 户的1 2 个并行比特流，分别经过子载波发送处理，得到子载波多天线数字基带发送信号， 对应于每个发送天线的子载波发送信号，经过多载波合成滤波器组进行多载波合成，生成多 载波数字基带发送信号，再经过数模转换和载波调制，分别产生各发射天线上多载波发送射 频信号。在接收端，各接收天线接收的多载波信号经过载波解调和模数转换，产生多载波数 字基带接收信号，经过多载波滤波器组进行多载波分解，并进行定时频率同步，生成同步 后各子载波多天线数字基带接收信号，各子载波的多天线接收信号再经过相应子载波接收处 理，得到m 个并行的接收信息比特流。 子载波 剖 叶 发递 辫 灌 蚣 婚 钳 藩 串 1 趱r 藩 打 发送数并 辫 _ 据源 1 卜 变 d b 蜷 换 爵簿 肇 苷 一懋h 发艘 图1 1m l m o g m c 无线传输链路构成 单个子载波数字基带系统如图1 2 所示。在发送端，输入信息比特流经过信道编码和交 织，得到编码的比特流，然后经过符号映射和空时发送处理，并插入导频，生成子载波多大 线数字基带发送信号，这里空时发送处理可以采用空时编码和空分复用等技术。在接收端， 首先利用接收导频信号进行信道参数的估计，然后进行迭代检测译码，得到接收的信息比特 流。在迭代检测译码中，检测器为软输入软输出检测器，译码器为软输入软输出译码器，检 测器与译码器之间交互软信息，检测与译码过程多次迭代，以显著提高接收性能。 图1 2 单个子载波数字基带系统 2 第一章绪论 1 3f d d 试验系统简介 m i m o g m c f d d 试验系统1 4 1 主要包括多天线发送电路板( t d m s ) 、多天线接收电路板 ( r a m s ) 、交换板( e f s a ) 、主控板( r m p u ) 、基带信号处理板( b b s p ) 等5 类单极。 将图1 1 所示m i m o g m c 无线传输链路功能映射到各子板得到如图1 3 所示的对应 关系。t d m s 板实现1 2 个子信道基带发送处理，并进行多载波合成及数模转换，以产生4 路发送模拟基带信号，送到发送射频系统。r a m s 电路板实现模数转换、多载波分析、时 频同步以及部分信道估计。b b s p 板完成剩余信道估计，然后进行迭代检测译码，最后将得 到的信息比特流发送给r m p u 板。r m p u 完成整个系统的控制和接口功能，它输出发送比 特流至t d m s 板并接收来自b b s p 板的解码比特流。板间大数据量的数据交互通过单板的 g e 口和e f s a 板实现。 t d m s b b s p r a m s 图1 3m i m o g m c 无线链路模块与予板电路映射关系图 每个单板由数量不等的运算单元和其他电路模块组成。运算单元由一片v i r t e x l l p r o l o o ( v l l p l o o ) 和两片t i g e r s h a r c 2 0 1 ( t s 2 0 1 ) 组成，具体结构如图1 4 所示。根据t s 2 0 1 的外围接口特点，f p g a 和d s p 之间可以有两种交互方式，一种是总线方式( c l u s t e r b u s ) ， d s p 的总线 ：作在基频时钟，位宽最大6 4 比特；另一种高速链路口( l i n k p o r t ) 方式，l i n k p o n 是d s p 的高速串行总线，支持1 或4 比特d d r 模式，最高二作频率为6 0 0 m h z 。 图1 4 单板运算单元结构框图 3 东南火学硕= 卜学位论文 图1 3 所示m i m o g m c f d d 试验系统中b b s p 板的一部分功能是要完成子载波的基 带处理。其中的迭代检测译码器部分的一种实现方案是将软输入软输出检测部分放在运算单 元的f p g a 内完成，然后把数据通过l i n k p o r t 送到d s p ，在d s p 内部完成交织、解交织和 软输入软输出译码，译码得至0 的软信息通过l i n k p o r t 再同送给f p g a ，实现迭代检测泽码。 本文的主要任务就是要实现上述方案中的软输入软输出t u r b o 译码器以及f p g a 和d s p 之间的l i n k p o r t 接口协议。 1 4 论文主要内容安排 前面讨论过，论文主要内容分两部分：一是研究m i m o g m c f d d 系统中的软输入软 输出t u r b o 译码算法，并在d s p 上加以实现；二是在f p g a 内实现了l i n k p o r t 协议，从而 在d s p 和f p g a 之间建立高速数据交互通路。论文的结构安排如一f ： 第二章介绍了d s p ( t s 2 0 1 ) 的硬件架构、指令体系以及f p g a 技术。 第三章首先介绍了并讨论了各种t u r b o 译码算法，重点分析推导了l o g m a p 算法中状 态度量和外信息的有界性并给出仿真结果；然后根据t s 2 0 1 的结构特点实现了两种t u r b o 译码方案，并在此基础上指出种更高速的译码方案设计：最后给出硬件测试结果和结论。 第四章介绍了t s 2 0 1 的l i n k p o r t 协议，然后详细分析了v i i p l 0 0 上l i n k p o r t 的实现原 理，最后给出实际硬件测试结果。 第五章对论文的做了总结和展望。 4 第二章d s p 与f p g a 技术简介 第二章d s p 与f p g a 技术简介 2 1d s p 技术 d s p ( d i g i t a ls i g n a lp r o c e s s o r ) 是不同于一般通用处理器，一般通用处理器采用冯诺伊曼( j o h n v o n n e u m a n n ) 结构，而d s p 处理器采用的是哈佛( h a r v a r d ) 结构。所谓冯诺伊曼结构是取指令和存 取数据要从同一个存储空间存取，经由同一总线传输，因而它们无法并行执行，只有一个完成所再 进行下一个。这中局限使得信息流的传输成为限制处理器性能的瓶颈，从而影h 向了数据处理速度的 提高。 与冯诺伊曼结构处理器比较哈佛结构处理器有两个明显的特点：使用两个独立的存储器模块， 分别存储指令和数据：使用独立总线分别作为指令和数据总线。由于哈佛结构处理器取指令和存取 操作数分别经由独立总线访问不同的存储空间，所以各条指令可以并行执行，这样就克服了信息流 传输的瓶颈，提高了运算速度。本文所用到的t s 2 0 1 是超哈佛结构，有多套独立的指令和数据总线， 所以t s 2 0 1 有强大的处理能力。 2 1 1t s 2 0 1 的硬件架构 t s 2 0 1 的内部结构【7 l 【9 1 【1 2 1 如图2 1 所示，包括运算模块、内部r a m 、科序控制器、外部端口以 及总线族等。 1 、运算模块 t s 2 0 是独立双核d s p 处理器，它包括x y 两个独立的运算单元以及j k 两个整数运算器( i a l u ) 。 i a l u 主要完成定点数操作数的加、减、移位等运算，另外i a l u 可以做地址发生器，可以在内 存读取的同时完成地址下一次访问的地址更新。所以从l u 可以实现部分定点数运算，并且能辅助 运算模块或者程序控制模块实现对内存的高效、高速的访问。 l斑席坊矧强ll j a l u ll k a l u l ； ；u l ” lli li 奢 jl jl 1 2 8 b i f 0 z 处理器 1 2 8 b 、 jl ll 、 1 r jl jl 1r j l jl 、 、d m a v y 、 、1 2 8 b 、 1 2 8 b 、 控制器 1r 1r 1r 1r h1 2 8 b ： 、 ：运算器乘法器 移位器 ：运算器乘法器 移位器 1 r1 r l 通信专用处理i m om 2 m 1 0 ；通信专用处理! l1 。： ；通用寄存器组 ；通用寄存器组l 妙u 妙妙翟 l i n k p o r t 。 x 运算模块y 运算模块 图2 1t s 2 0 1 的内部结构图 如图2 1 所示运算单元主要包括运算器( a l u ) 、乘法- 器( m u l t i ) 、移位- 器( s h i f t e r ) 、通信专用处理 器( c l u ) 等。其中a l u 是t s 2 0 1 的主要运算单元，它完成定点或者浮点数的加、减、移何、取最值 5 东南大学硕f ：学位论文 和绝对值等等运算：m u l t i 可以完成浮点或定点数的乘法或乘加运算：s h i f t e r 完成定点数的逻辑或算 术移位等操作；c l u 可以高效的完成通信领域内的一些常见的复杂运算，例如v i t e r b i 算法中的加比 选( a c s ) 操作、c d m a 中伪随机序列的解扩、m a x 运算等。每个运算模块中包含3 2 个寄存器3 2 比 特的通用寄存器。 2 、程序控制嚣 t s 2 0 1 的程序控制器是实现双核独立工作、指令流水得以正常工作的重要控制单元。它主要包 括预测下一条将要执行的指令的地址、管理指令对齐缓冲区和分支定位缓冲区( b t b ) 、控制中断响应、 修改循环计数器和更新状态寄存器等。 3 、内部r a m t s 2 0 1 的内部共有2 4 m 比特d r a m ，为了提高内存的荠发访问度，e d r a m 被分成6 个独立的 块，每块有4 m 比特：每块内存又分为4 个子列，每个子列i m 比特；每个子列义有一个2 k 比特的 页缓冲区。 t s 2 0 1 的内核访问d r a m 的结构如图2 2 所示。如果要访问内存中的某个数据，这个数据必须 在当前的页缓冲区中，否则就需要一个打开数据所在的页；当要打开通一子列中的不同页，需要先 关闭原来的页，这样会造成读写延时；访问同一半块内存的不同子列的内存，不需要关闭实现访问 的页；访问不同半块内存的另一个页，原来的页在下次访问时，可以直接访问而没有延时。 预取缓冲区为8 1 9 2 比特，它被分成4 个预取页缓冲区，每个页缓冲区大小为2 k 比特。预取缓 冲区的数据来自页缓冲区，它不能直接访问d r a m 。读操作时，预取缓冲区是数据在进入读缓冲区 或c a c h e 前的暂存缓冲区。预取缓冲区对顺序型或者队列型数据的访问具有极高效率。内存访问时 采用访问后地址修改才会有预取( 访问前修改地址没有预取) ，预取方向由地址修改方向确定：d m a 的预取方向与d m a 控制寄存器中所设置的地址改变方式有关；c l u s t e r b u s 访问模式不支持预取。访 问同一内存块的不同子块，并不影响预取机制。 图2 ，2t s 2 0 1d r a m 访问框图 读缓冲区有5 1 2 比特，被分成两个2 5 6 比特的缓冲区并且每个子块一个。读缓冲器仅为读操作 使用，读缓冲区的数据来自预取缓冲区或者c a c h e ，新进入读缓冲区的数据同时也被送到c a c h e 中。 当读缓冲区的一个或儿个3 2 比特发生改变时，新改变的值被写入c a c h e ，则读取某个页的2 5 6 比特 数据时，读取页缓冲区的没有改变的值和c a c h e 中新的值。 为了提高数据读取的速度，减小对d r a m 的频繁访问，每个内存段有一个专用的c a c h e 。一些 频繁利川的数据被从d r a m 读取剑c a c h e 里，从而使同一数据多次可削而不直接多；! 欠访f i 可r a m 。 6 第二章d s p 与f p g a 技术简介 另外t s 2 0 l 的内部d r a m 工作频率是主频的一半。每个内存块可以： ：作时钟可以提供2 5 6 比 特数据量，即每个主频时钟提供1 2 8 比特数据量。每个主频时钟，d s p 的核可以同时访问4 块不同 的内存。 4 、t s 2 0 1 的外部端口及总线族 t s 2 0 1 有丰富的外部端口资源，包括c l u s t e rb u s 、l i n k p o r t 等等。其中c l u s t e rb u s 地址总线侮 宽3 2 比特，数据总线可以配置成3 2 位或者6 4 位( 当用作f l a s h 或者e p r o m 接1 2 1 时，数据总线位 宽是8 位) 。总线支持3 种操作模式：流水模式、s d r a m 模式以及慢速设备协议等。c l u s t e rb u s 有 完备的总线仲裁协议，通过它可以实现最多8 片d s p 组网。 t s 2 0 i 有4 条独立双工的高速串口( 支持1 或4 比特模式) l i n k p o r t ，l i n k p o r t 的时钟信号和数据 信号采用l v d s 方式传输，并且是d d r ( d u a ld a t ar a t e ) 的。t s 2 0 1 有1 4 个d m a 通道，其中有8 个 分别用于4 个l i n k p o r t 的收发通道，2 个用于其他设备对d s p 的访问( 通过d m a 访问) ，另外有4 个d m a 通道来完成外部从设备与d s p 内存的数据交互。 t s 2 0 i 内部有4 组1 2 8 位宽的总线，分别位j 、k 、s 、i 总线。这四组总线完全独立，每个周期 可以实现1 2 8 4 比特数据的存取，所以t s 2 0 1 的处理单元与内存之间有充分的数据交互通道。 2 1 2t s 2 0 1 的指令体系 2 1 2 1t s 2 0 1 汇编指令规范 t s 2 0 1 指令结构【8 】1 1 0 1 1 1 1 】是超标量结构，即每个时钟周期执行一条长指令( 1 i n e ，1 2 8 比特) ，每条 长指令最多包括4 条指令字( s l o t ，3 2 比特) 。t s 2 0 1 内指令执行采用十级流水结构，指令流水机制提 高了指令的并发执行度，但是一旦指令之间相互约束或者错误预测等，将会产生很人的惩罚( 程序控 制器用于清空指令流水) ，所以必须遵从一些规则以保证指令高效运行。 一些通用约束：寄存器数据交换或者寄存器与外设之间的数据交互，可能占用任何一条空闲的 内部总线，这称为一次虚拟总线操作，每条长指令最多只能有2 个虚拟总线操作。同一条长指令的 中的不同指令字，不能同时写同一个寄存器。 图2 3 运算模块各单元之间总线占用及共享示意图 7 东南火学硕十学位论文 1 、运算模块约束 运算模块间、运算模块与寄存器、寄存器与d r a m 之间的总线资源共享如图2 3 所示。 在每条长指令中每个运算模块( x ，y ) 最多有两条指令字，每个运算单元最多有一条指令字。a l u 和m u l t i 处理单元，当操作数是1 2 8 比特时不可并行执行，即不能出现在同一长指令中。c l u 处理 单元操作数是1 2 8 比特时，s h i f t e r 处理单元的指令就不能再出现在当前长指令字中。 2 、程序控制器 程序控制指令必须占用一条长指令中的第一个指令字；立即数扩展必须扩展在第二个指令字中 进行扩展，扩展指令作为整条长指令中的一个指令字。在连续的4 个指令字中( 1 2 8 比特) ，最多有一 条跳转指令字。 一条长指令中的两个指令字对同一寄存器进行操作，一个作为源操作数、一个作为目的操作数， 则源操作数读取的值是寄存器更新之前值。 2 。1 。2 2t s 2 0 1 指令体系 t s 2 0 1 有较为复杂的指令体系f 8 】【1 0 1 1 1 】，下面介绍一下本文重点用到的一些指令。 1 、a l u 指令 ( 1 ) p e r m u t e 重排序指令 p e r m u t e f f 旨令按操作数最小颗粒1 6 1 ：匕特和8 比特，可以分成两种情况 x w i x y r s q = p e r m u t e ( r m d ，一r m d ，r n ) ； x i y i x y r s d = p e r m u t e ( r r n d ，r n ) ( n f ) ) ；。其中r n 是3 2 l t 特的通用寄存器， 它被按l s bj i 顷序每4 比特分成一组可得到8 组；r s q 由4 个3 2 比特通用寄存器组成，它按同样的方式每 1 6 1 ：匕特分成一组也得- 至w j 8 组，r s q l 拘值由r n 中对应位置的分组确定。同样的r s d 也被按l s b 的顺序每8 比特分成一组，它的值也由r n 对应位置的分组确定 ( 2 ) c o m p a c t e x p a n 】卜压缩和扩展指令 c o m p a c t 指令可以完成1 6 比特到8 比特、3 2 比特到16 比特数据的压缩，压缩根据数据的有 效性可以取低位部分或高位部分。相反的e x p a n d 可以完成8 比特到1 6 比特、1 6 比特到3 2 比特 数据的扩展，扩展可以包括有无符号扩展及高低位扩展。 ( 3 ) c l i p 一限吾0 指令 c l i p 指令可以完成6 4 、3 2 、1 6 和8 比特有符号数据的限副。 ( 4 ) a d d s u b t r a c l _ _ 一加减双操作 a d d s u b t r a c t 双操作指令格式为： x i y i x y s i b r s = r m + r j l ，r a = r m r j l ；，一个指令 周期可以完两个操作数的加减运算。 2 、c l u 指令 t m a x 指令用来完成l o g m a p 算法的m a x + 0 。t u r b o 编码器的状态转移图是一种网格( t r e l l i s ) 结构，网格结构可以分解成多个蝶形，t m a x 指令可以完成蝶形运算。 如图2 4 上边所示是一蝶形结构，t m a x 指令和a c s 指令都能完成蝶形计算。其中t m a x 指 令操作数颗粒最小为1 6 比特，t r m d 和t r n d 分别为图( 1 ) 中k - i 时刻的状态度量，r q 为对应丁各个 状态转移的分支度量，t r s d 为运算得到的k 时刻的状态度量；a c s 指令操作数最小颗粒为8 比特， 状态度量为1 6 比特，其处理能力是t m a x 指令的二倍。 8 第二章d s p 与f p g a 技术简介 t x 指令 2 2f p g a 技术 a 。( s 、) a 。( s ；) 碍的 8 6 b 图2 4蝶形结构及t m a ) ( 指令示意图 a c s 指令 f p g a ( f i e l dp r o g r a m m a b l eg a t e a r r a y ) ，即现场可编程门阵列，它是在p a l ( p r o g r a m m a b l e a r r a y l o g i c ) 、g a l ( g e n e r i ca r r a yl o g i c ) 、e p l d ( e r a s a b l ep r o g r a m m a b l el o g i cd e v i c e ) 等可编程器件的基础 上进一步发展的产物，它是作为专用集成电路( a s i c - a p p l i c a t i o ns p i c e c i f i ci n t e g r a t e dc i r c u i t ) 领域 中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编释器件门电路数有限 的缺点1 1 7 】。 输入输出模块 ， 连线资源口口口口口口口口鬻 口口口口口口口口 图2 5f p g a 基本结构图 9 东南大学硕上学位论文 2 2 。lf p g a 的基本结构 f p g a i l 4 j i l 5 】采用了c m o s ( c o m p l e m e n t a r ym e t a l o x i d es e m i c o n d u c t o r ) i ：艺技术，它是由静态 r a m ( r a n d o ma c c e s sm e m o r y ) 组成的存储器加上三种可编程单元组成，这三种单元分别是：可编群 输入、输出块l o b ( i n p u to u t p u tb l o c k ) 、可编程逻辑块c l b ( c o n n g u r a b l el o g i cb l o c k ) ( 如图2 5 所 示) 。 c l b 主要由组合逻辑块、触发器、多选一电路和控制单元组成，若干个c l b 有规则地组成f p g a 逻辑单元阵列结构来完成用户所需要的逻辑功能。各种连线资源，包括可编祥的开关矩阵、内部连 接点以及长线短线资源等，它们位于芯片内部的逻辑块之间，经编程后形成网络，以连接芯片内的 逻辑块传递逻辑信息。 另外v i i p l 0 0 内部还有2 0 个高速串行接口( r o c k e t l o ) ，可以实现芯片之间高速串行通信：2 个 p o w e r p c 的处理器，协助f p g a 完成复杂的控制功能；1 2 个数字时钟控制器，可以完成灵活的时钟 管理。 2 2 2f p g a 设计 1 、设计流程 f p g a 既继承了a s i c 的大规模、高集成度、高可靠性的优点，又克服了普通a s l c 设计周期艮、 投资大、灵活性差的缺点，逐步成为复杂数字硬件电路设计的理想选择。一个完整的f p g a 设计流 程包括：电路设计、功能仿真、综合、综合后仿真、实现、布线后仿真和下板调试等步骤，如图2 6 所示。 图2 6f p g a 完整设计流程 电路设计输入的方法有硬件描述语言和原理图设计输入法，设计中常用的是硬件描述语言，有 利于自顶向下设计，利丁模块的建立与重用，移植性和通用性好。电路设计完成输入后，要对它进 l o 第一二荦d s p 与f p g a 技术简介 行功能仿真，验证电路功能是否符合设计要求，通过功能仿真能够及时发现殴计中的错误，加快设 计进度，提高设计可靠性。综合优化是指将设计输入翻译成由与、或、非、r a m 寄存器等基本逻辑 单元组成的逻辑连接( 网表) ，并根据目标与约束条件优化所生成的逻辑连接，输出e d f 和e d n 等文 件，来提供给布局布线器进行实现。综合后仿是为了检验综合结果是否和原殴计一致，在仿真时， 把综合生成的延时文件反标到综合仿真模型中，可以估计门延时带来的影响，这里要说明的是，综 合后仿只是估计了门延时，而没有估计线延时，所以仿真结果于布线后的实际情况还是有一定的著 距，因此在布局布线后还要进行时序仿真。实现过程就是把综合输出的逻辑网表适配剑所选的芯片 上，它有三个步骤，分别是翻译( t r a n s l a t e ) 、映射( m a p ) 、布局布线( p l a c e & r o u t e ) 。布局布线之 后就是时序仿真，它将布局布线的时延文件反标到设计中，使仿真既包含门延时，义包含线延时， 能较准确的反映芯片的实际工作情况。在完成以上的工作之后，就可以把程序下载至f p g a 芯片中 进行最后的调试。 2 、v e r i l o g 硬件描述语言 v e r i l o g 硬件描述语言h d l ( h a r d w a r ed e s c r i p t i o nl a n g u a g e ) 是一种用形式化方法描述数字电路 和系统的语言【1 8 1 。利用这种语言，数字电路系统的设计可以从上层到下层( 从抽象到具体) 逐层描 述设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化一r 具， 逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合1 ：具转换剑l j 级电路网 表。接着再用专用集成电路a s i c 或现场可编程门阵列f p g a 自动布局布线t 具，把网表转换为要 实现的具体电路布线结构。本文l i n k p o r t 设计时采用v e r i l o g 描述语言。 v e r i l o gh d l 设计开发流程如图2 7 所示。 图2 7 v e r i l o gh d l 开发流程图 第三章t u r b o 译码算法研究及d s p 实现 第三章t u r b o 译码算法研究及d s p 实现 3 。1t u r b o 码编码 3 1 1 香农信道编码定理 c e s h a n n o n 于1 9 4 8 年首次提出了著名的信道编码定理【1 9 1 。所谓s h a n n o n 信道编码定 理是指每一类信道都存在着一定的信道容量c ，它是信道的最大极限传输能力，只要当实际 传输速率r c ( 即实际传输速率小于最大极限传输能力) 时，就一定存在某种信道编码方式和 相应的译码算法，实现信息的无差错传输。 这个定理说明只要信息传输速率不超过信道容量，则一定存在某种信道编码方式和相应 的译码算法，从而保证信息的无差错传输；否则不存在这样一种编码方法，能保证信息无著 错传输。 s h a n n o n 在证明信道编码定理时，假设采用的信道编码有如下条件： ( 1 ) 采用随机编译码方式。 ( 2 ) 码长三一，即码组长度无限长。 ( 3 ) 译码采用最佳的最大似然译码算法。 信道编码理论与实践主要是围绕编码和译码两个方面展开的，条件( 2 ) 主要侧重于编码 构造问题，条件( 3 ) 主要侧重于译码的准则、算法与实现问题，条件( 1 ) 则同时涉及编译码的 方法与原则问题。信道编码定理仅仅肯定了编码方式的存在性，并未指出找到符合要求的编 码方式的途径，但是通过s h a n n o n 定理的三个条件可以寻找到性能接近香农限的好码。 3 1 2t u r b o 编码器的结构 t u r b o 编码器的结构【2 0 1 【2 1 】如图3 1 所示，它由两个分量编码器并行级联而成，两分量编 码器间以交织器相互隔离，通常编码输出前加打孔器以适配相应的编码码率。 图3 1t u r b o 码编码器的结构 1 3 x 乏 东南大学硕士学位论文 t u r b o 码的分量编码器可以相同或不同，分量编码器可以是递规系统卷积码( r s c ) 、非 递规卷积码刚r c ) 、分组码( b c ) 等。通常为了避免重复输出原比特序列，采用了系统卷积码 ( r s c ) 而不是非系统码刚s c ) ，因为当两者有相同约束长度时，在较小的信噪比条件卜，前 者的性能要略好一些l z 2 1 。 图3 2 是生成多项式为( 1 3 ，1 1 ) 的r s c 分量编码器结构1 2 3 1 ，它也是本文t u r b o 编码器所 采用的分量码，其约束长度为4 、信息序列长度为4 3 1 4 比特。r s c 编码器的主要部分就是 一个带有反馈抽头的移位寄存器。 x ： x ： 图3 2r s c ( 1 3 ，1 1 ) 编码器结构图 在大多的文献拉8 】中，一般仅把t u r b o 码的第个分量编码器状态归零。因为两个编码器 输入信息不同，所以尽管编码器结构相同，所对应的归零比特也不相同的。在本文的设计中， 我们把t u r b o 编码器的两个r s c 编码器都归零。 编