（电路与系统专业论文）基于or1200的低功耗h264解码soc设计.pdf

摘要 论文题目： 学科专业： 研究生： 基于o r l 2 0 0 的低功耗h 2 6 4 解码s o c 设计 电路与系统 樊蓓 指导教师：高勇教授 摘要 签名：盟 签名：喜孔 随着集成电路的发展，s o c 设计技术已经成为主流。s o c 系统因为集成了百万门以上 的器件并且通常工作在数百兆的高时钟频率下，将会产生巨大的功耗，这为芯片设计者带 来了新的挑战，研究低功耗s o c 设计方法并且设计出低功耗的s o c 冤统已经成为集成电路 发展的必然趋势。 本文通过分析s o c 功耗的来源以及总结归纳现有的低功耗s o c 设计技术，采用功耗 管理，门控时钟与总线编码等低功耗s o c 设计方法，设计出了基于o r l 2 0 0 的低功耗h 2 6 4 解码s o c 系统。系统以添加了电源管理模块的o r l 2 0 0 c p u 为核心控制模块，其他模块 包括h 2 6 4 解码器模块，d m a 模块，f l a s h 控制器模块，s d r a m 控制器模块以及u a r t 接口模块都在添加上门控时钟以及总线编解码以后集成到系统中，并通过w i s h b o n e 总线 实现相互间的通信。系统采用软硬件协同的设计方法，硬件设计完成了系统各个模块的 r t l 代码实现及其功能验证，软件设计主要包括各个模块的初始化以及系统工作过程的 控制。 最后在a l t e r a 公司的型号为e p 2 c 7 0 f 6 7 2 的f p g a 上实现s o c 设计软硬件协同的功能验 证，系统实现了h 2 6 4 码流的读取，解码以及格式转换，最终在显示器上将解码的q c i f 格 式的视频流以3 0 帧秒的速度实时播放，达到了预期的实时解码要求，并且用p r i m e p o w e r 功耗分析工具对系统功耗进行分析，结果显示在采用了低功耗设计技术后，系统功耗明显 降低。 关键词：片上系统；低功耗；o r l 2 0 0 处理器；h 2 6 4 解码器 a b s t r a c t t i t l e d e s i g no fl o wp o w e rh 2 6 4d e c o d e rs o cb a s e do n o r l 2 0 0 m a j o r ：c i r c u i t sa n ds y s t e m n a m e ：b e if a n s u p e r v i s o r ：p r o f y o n gg a o a b s t r a c t s i g n a t u r e ： s i g n a t u r e ： a l o n gw i mt h ed e v e l o p m e n to fi n t e g r a t e dc i r c u i t s ，s o cd e s i g nt e c h n o l o g yh a sb e c o m et h e m a i n s t r e a m f o ri n t e g r a t e dm i l l i o na b o v eg a t e sd e v i c e sa n du s u a l l yw o r ki nh u n d r e so f m e g a b y t e so fh i g hc l o kf r e q u e n c y , s o cs y s t e mw i l lp r o d u c et r e m e n d o u sp o w e r t h i sb r i n g sn e w c h a l l e n g e sf o rc h i pd e s i g n e r s s o ，r e s e a r c hl o wp o w e rs o cd e s i g nm e t h o d sa n dd e s i g nl o w p o w e rs o cs y s t e mw i l l b et h ei n e v i t a b l et r e n di nt h ed e v e l o p m e n to fi c a f t e ra n a l y s i s e dt h es o u r c eo fs o cp o w e rd i s s i p a t i o na n ds u m m a r i z e dl o wp o w e rs o cd e s i g n m e t h o d s t h i sp a p e rw h i c ha d o p t e dp o w e rm a n a g e m e n t ，c l o c kg a t i n ga n db u sc o d i n gt e c h n i q u e s h a sd e s i g n e dal o wp o w e rh 2 6 4d e c o d e rs o cs y s t e mb a s e do no r l2 0 0 i nt h es y s t e m0 r 12 0 0 i n t e g r a t e dp o w e rm a n a g e m e n t b l o c ki sa c t e da st h ec o r ec o n t r o lm o d u l e a l lo t h e r m o d u l e s ，i n c l u d i n gh 2 6 4d e c o d e rm o d u l e ，d m am o d u l e ，f l a s hm o d u l e ，s d r a mm o d u l ea n d u a r tm o d u l ea r ei n t e g r a t e di nt h es y s t e ma f t e ra d d i n gc l o c kg a t i n ga n db u sc o d i n g t h e s e m o d u l e sc o m m u n i c a t ew i t he a c ho t h e rt h r o u g hw i s h b o n eb u s t h es o cd e s i g nu s e st h e a p p r o a c ho fh a r d w a r ea n ds o f t w a r ec o 。d e s i g n h a r d w a r ed e s i g ni n c l u d er t lc o d i n g i m p l e m e n t a t i o na n df u n c t i o n a lv e r i f i c a t i o no fe a c hm o d u l ei nt h es y s t e m s o f t w a r ed e s i g n c o m p l e t ei n i t i a l i z a t i o na n dc o n t r o lo ft h es y s t e mp r o c e s s f i n a l l y ，t h eh a r d w a r ea n ds o f t w a r ec o v e r i f i c a t i o no ft h es y s t e mi sr e a l i z e di na l t e r a sf p g a e p 2 c 7 0 f 6 7 2 ，t h es y s t e mc o m p l e t er e a d i n ga n dd e c o d i n gh 2 6 4c o d es t r e a ma n dc o n v e r t i n g f o r m a t a n dt h ev i d e oi m a g e si nq c i ff o r m a to f3 0f f a m e s sa r ed i s p l a y do nd i s p l a y e r a n dt h e s y s t e mp o w e rc o n s u m p t i o ni sa n a l y z e dw i t hp o w e ra n a l y s i st o o l sp r i m e p o w e r , t h er e s u l t ss h o w t h a tt h es y s t e mp o w e rc o n s u m p t i o ni sl o w e ro b v i o u s l ya f t e ru s i n gl o wp o w e rd e s i g n t e c h n o l o g y k e y w o r d s ：s o c ；l o wp o w e r ；o r l 2 0 0 c p u ；h 2 6 4d e c o d e r 目录 目录 摘要i a b s t r a c t i i e jj 录i 1 前言1 1 1 研究背景与意义1 1 2 国内外研究现状2 1 3 论文内容与结构安排3 2 功耗来源分析与低功耗s o c 设计方法4 2 1 功耗来源分析4 2 1 1 动态开关功耗4 2 1 2 动态短路功耗5 2 1 3 静态漏电流功耗6 2 1 4 静态偏置功耗7 2 2s o c 低功耗设计策略一7 2 3 不同层次低功耗设计技术8 2 3 1 系统和算法级低功耗设计技术8 2 3 2 结构级低功耗设计技术。1 1 2 3 3 逻辑级低功耗设计技术1 2 2 3 4 物理级低功耗设计技术1 4 3h 2 6 4 解码s o c 中的低功耗设计16 3 1o r l 2 0 0 c p u 的电源管理模块的设计1 6 3 。2 门控时钟在系统级的应用1 8 3 2 1 可编程门控时钟技术1 8 3 2 2 自适应门控时钟技术2 0 3 3 基于w i s h b o n e 总线的总线编码技术2 l 3 3 1 数据总线编码技术2 1 3 3 2 地址总线编码技术2 3 3 3 3 总线编码技术的功能验证与功耗分析结果2 5 4 低功耗h 2 6 4 解码s o c 系统总体设计2 8 4 1 低功耗h 2 6 4 解码s o c 系统总体架构设计2 8 4 2 系统硬件设计与实现2 9 4 2 1w i s h b o n e 系统总线的设计2 9 4 2 2o r l 2 0 0 c p u 的设计3 1 4 2 3h 2 6 4 解码器设计3 4 t 西安理工大学硕士学位论文 4 2 4d m a 控制器的设计3 7 4 2 5f l a s h 控制器的设计3 9 4 2 6s d r a m 控制器的设计4 1 4 2 7u a i 玎接口的设计一4 2 4 - 3 系统软件设计与实现4 4 4 3 1g n u 交叉编译环境的组成与建立4 4 4 3 2 系统软件程序设计4 5 4 3 3 二进制代码的烧写4 6 5 系统的f p g a 验证与功耗分析结果4 9 5 1 系统f p g a 验证平台的搭建一4 9 5 2 系统f p g a 验证结果5 l 5 3 系统功耗分析结果5 2 6 总结与展望5 3 6 1 本文总结5 3 6 2 展望5 3 致谢5 4 参考文献5 5 在校期间发表论文5 8 i l 前言 1 前言 1 1 研究背景与意义 随着硅工艺水平的提高，在单片i c 上实现更高的性能和更多的功能成为可能；同时， 个人计算和通讯市场也在迅速膨胀，对高性能、多功能、便携式的电子设备的需求越来越 大，片上系统s o c ( s y s t e mo nc h i p ) 应运而生并且已经成为i c 设计的主流。s o c 芯片通常由 单个或多个处理器内核、片上存储器和外围电路组成，它从整个系统的角度出发，把处理 机制、模型算法、软件( 特别是嵌入式的操作系统) 、芯片结构、各层次电路直至器件的 设计紧密的结合起来，在单个( 或少数几个) 芯片上完成整个系统的功能。s o c 设计技术 可以大幅度提高系统的性能，减少系统面积，降低系统成本。但是，s o c 系统因为集成了 百万门以上的器件并且通常工作在数百兆的高时钟频率下，将会产生巨大的功耗，芯片设 计者必须正确面对这些功耗问题： 1 可靠性 随着设计复杂性的加深和系统性能的提高，s o c 功耗呈逐年上升趋势，在高性能处理 器中功耗的问题尤其突出。尽管采用各种制冷措施来维持系统的正常运行，但功耗转化的 热量将对电路性能产生很大的影响。功耗的上升代表着电迁移率的增加，当芯片温度上升 到一定程度时，电路将无法正常工作。这将直接影响到复杂系统的性能并进而损害整个系 统的可靠性，尤其对那些生命周期长和可靠性要求高的电子产品，功耗的挑战己经十分严 峻【。除了改进封装方法以外，最直接的办法是在设计时把功耗作为第三维约束。 2 市场需求 驱动低功耗技术的一个重要因素是手持式电子消费产品的市场需求。近十年来，便携 式电脑、移动通讯工具等得到了蓬勃发展，这些产品均依靠电池供电，而电池寿命与功耗 有直接的关系，因此功耗成为衡量产品性能的关键因素之一。在便携式电子产品中，电池 往往成为最笨重的部件，一方面是因为电池的容量是有限的；另一方面，从安全角度考虑， 电池容量大幅度地提高容易引起爆炸【2 1 。为了减轻电池的负担，设计出更小更轻更耐用的 电子产品，迫切需要降低功耗。 3 封装成本 功耗对芯片的封装成本有直接影响。功耗小于一瓦时可以采用塑料封装【3 】，功耗大于 十瓦时必须采用陶瓷封装，而功耗增加达到数十瓦时，必须设计相应的散热系统，如c p u 风扇等。 4 环保 环境保护是低功耗设计的另一个目的。现代办公自动化需消耗大量的电能，而它们与 电路有直接的关系。美国国会的一个能源小组调查表明【4 】，办公自动化消耗的电能比例从 1 9 9 3 年的5 增加到2 0 0 0 年的1 0 ，其中的重要原因是计算机数量的成倍增长。由于电 力生产会导致环境污染，因此如何有效提高计算机系统的能源利用率成为环境保护中需要 西安理工大学硕士学位论文 考虑的一个方面。 综上所述，集成电路技术的发展对低功耗s o c 设计提出了要求，尤其是应用在有些对 功耗增加特别敏感的数字系统，如高性能计算机系统、便携式电子产品、移动通讯产品等。 因此，研究低功耗s o c 设计方法并且设计出低功耗的s o c 系统已经成为集成电路发展的必 然趋势。 1 2 国内外研究现状 这里的低功耗设计主要指的是低功耗s o c 电路设计。它主要是指在s o c 设计过程中采 用各种手段，降低影响功耗的各种参数，并最终达到降低系统功耗的目的。当然采用这种 手段不能明显的降低整个系统的速度，整个系统应该是个速度、功耗、面积、可测性的折 衷考虑5 1 。 与s o c 设计流程相对应，低功耗设计可以贯穿所有设计层次。通过实践验证，按照目 前自顶向下的电路设计方法，在不同设计层次上的努力对功耗的改善是不同的随着设计 层次的提高，改善的程度也越大。这是因为抽象层次越高表明在数字系统的设计中进行低 功耗考虑得越早，因此在较高抽象层采用的低功耗设计策略效果越明显。 低功耗软件的研究主要有三个方面：功耗建模、功耗分析和功耗优化【5 7 】。功耗建模 主要就是为各种器件和单元库建立功耗模型，使工艺库的模型中的器件不但有延迟、面积 等参数，同时还有功耗参数，只有使用这种工艺库的电路才可以使用功耗分析工具进行功 耗估算。般的工艺厂商都有自己的建模工具，提供的单元库中的单元都具有功耗参数， 也有商用的工艺库建模工具，可以对现有的工艺库进行分析，计算出功耗参数并反标到工 艺库中。 功耗分析就是根据电路的功耗模型来估算电路的实际功耗，具体的估算法有统计估 算、概率估算和基于仿真结果的估算。无论哪种算法都是基于电路的功耗模型进行工作的， 不同的算法准确程度有所不同。在不同的抽象层次提取出来的功耗模型差距很大，抽象层 次越高功耗模型准确性越差，但功耗分析花费的时间越少，r t l 级功耗分析所花费的时 间是电路级的几万或几十万分之一，但它的误差也很大，因此这种级别上的功耗分析通常 只具有相对意义。 功耗优化就是在不改变电路逻辑功能的基础上，对电路进行部分修改，以达到降低功， 耗的目的，一般都是门级采用低功耗的设计，比如加门控时钟、操作数隔离等。因为功耗 优化软件，只能完成抽象级较低的工作，因此达到的功耗优化效果不是特别大。 国外的很多公司都开展了低功耗领域的研究。芯片制造商( f o u n d r y ) 主要从工艺方面 进行低功耗考虑；e d a 软件的供应商，比如s y n o p s y s 己经设计出了很好的功耗分析软件 p o w e rc o m p i l e r ；而设计厂商在低功耗方面更是下了更大的力度， ：匕女h a r m 的处理器。 一些e d a 和i p 公司已经联合起来，成立了面向低功耗、低电压设计的协会，来解决与 功耗相关的问题。e d a s e 具引入功率确认策略，基于电阻、电容、电感的交互作用对电 气效应进行建模。集成电路在整个设计过程中全面考虑低功耗的设计策略，尤其是一些i p 2 前言 公司，在为s o c 设计提供的i p 中对功耗提出了严格的要求1 8 l 。 我国在低功耗的研究上还很不广泛，因为各种i c 设计企业设计的产品更多的还是考虑 诸如芯片的时钟频率和面积等参数，在低功耗设计和分析这一领域还没有完全重视起来， 但低功耗是个趋势，这一趋势必将促进在低功耗这一领域进行更多的深入的研究。尤其是 在高性能计算机系统、便携式电子产品、移动通讯产品等的设计中，低功耗将成为重要的 设计目标之一。因此，采用低功耗s o c 设计方法，设计出低功耗的视频处理s o c 是十分必 要的。本课题将重点研究几种低功耗s o c 设计方法，并将其应用于h 2 6 4 视频解码s o c 系统 中，设计出了基于o r l 2 0 0 的低功耗h 2 6 4 解码s o c 。 1 3 论文内容与结构安排 本文通过分析s o c 功耗的来源以及总结归纳现有的低功耗s o c 设计技术，采用功耗 管理，门控时钟与总线编码等低功耗设计方法，设计出了基于o r l 2 0 0 的低功耗h 2 6 4 解 码s o c 系统。 首先设计出t c p u 功耗管理，门控时钟与总线编解码的电路，然后将其集成于基于 o r l 2 0 0 的h 2 6 4 解码s o c 的各个模块中，完成系统总体设计，然后在a l t e r a 公司的f p g a 上实现了系统级的软硬件协同验证，实现了在显示器上播放3 0 帧秒的q c i f 格式的视频图 像，最后用功耗分析工具p r i m e p o w e r 对系统功耗进行分析。 全文共分七章，结构安排如下： 第一章是前言部分，介绍了研究背景与意义以及国内外的研究现状。 第二章分析了功耗的物理来源，并介绍了在不同层次上的低功耗s o c 设计方法。 第三章是h 2 6 4 解码s o c 中的低功耗设计，首先设计o r l 2 0 0 c p u 的功耗管理模块并进 行了仿真验证，分析了门控时钟原理，将门控时钟应用于各个子模块中，并且进行了仿真 验证。最后分析了总线编码的原理，设计出了电路模块，将其应用于w i s h b o n e 总线，并 且完成了算法的仿真与功能验证。 第四章是基于o r l 2 0 0 的低功耗h 2 6 4 解码s o c 的硬件部分与软件部分的详细设计，硬 件部分包括集成了门控时钟与总线编码的s o c 各个模块以及总体系统的仿真验证；软件部 分包括g n u 交叉编译环境的组成与建立，软件应用程序的编写以及二进制代码的烧写。 第五章是系统的f p g a 验证与功耗分析结果，本文采用的是a l t e r a 公司的f p g a ( e p 2 c 7 0 f 6 7 2 ) 来进行系统的软硬件的协同验证，系统完成了h 2 6 4 视频图像的读取、解 码和格式转换，最后通过v g a 接口在显示器上进行视频图像的显示。并且通过功耗分析 工具p r i m e p o w e r 对系统功耗进行分析，结果显示系统功耗明显降低。 第六章是论文总结与进一步的展望。 西安理工大学硕士学位论文 2 功耗来源分析与低功耗s o c 设计方法 2 1 功耗来源分析 要研究s o c 的低功耗设计，首先要从物理层次弄清该集成电路的功耗组成。c m o s 数 字电路的功耗由动态功耗和静态功耗两部分组成。动态功耗主要包括：开关功耗，它是对 电路中的电容充放电形成的；短路功耗，它是由于输入信号不是理想的方波，在输入信号 上升或下降的过程中引起开关过程中附加的短路功耗。静态功耗主要包括：漏电流功耗， 是指反向偏置p n 结二极管和亚阈值区器件上存在的功耗；静态偏置功耗，是指诸如伪 n m o s ( p s e u d o - n m o s ) 形式的逻辑电路中存在的功耗【9 1 2 1 。 2 1 1 动态开关功耗 在c m o s 电路开关工作时，电路输出或者被充电到电源电压d ，或者被放电至与 地等同的电压水平。对那些基于静态逻辑设计的电路来说，只有在输入信号发生变化后， 输出信号才会发生翻转。然而，电路如果采用动态逻辑设计，情况就不同了。电路的输出 信号会在前半个时钟周期内被预先充电，并在后半个时钟周期内发生翻转。虽然这两种类 型电路输出变化的频率会有差别，但是所消耗的功耗都与负载电容的大小成正比。 如图2 1 所示，一个c m o s 反相器的输出在由低电平跳变到高电平时，会从电源d 抽取c ，蝶n 焦耳的电能。一部分能量被p m o s 管消耗掉，其余部分则被存储到负载电容c ：， 中保存起来。其后，在反相器输出由高电平变为低电平时，电容c ，通过n m o s 管向地放 电，原先存储在负载电容中的能量被消耗殆尽。假设反相器以频率厂做从低电平到高电平 的翻转，那么它会从电源获取数量为c ，厂的能量并且消耗掉。实际研究表明，这个简 单推导的结论也适用于更加复杂的逻辑电路结构。 图2 - 1c m o s 反相器的充放电电流 f i g u r e2 - 1c h a r g i n ga n dd i s c h a r g i n gc u r r e n to fc m o s i n v e t e r 现在来进一步研究如何计算负载电容q 的大小。如图2 - 1 所示，负载电容q 是由三部 分寄生电容组成的。它们分别是反相器后级电路的输入栅电容和，布线电容g ， 4 一嘁， 功耗来源分析与低功耗s o c 设计方法 反相器p m o s 管与n m o s 管漏端与衬底间的寄生电容c 却、。以及漏栅寄生电容、 。有研究表明，在对以1 2 u m c m o s i 艺制造的芯片测试后发现，这三部分电容的大 小大体相当。但是随着工艺精度走向深亚微米，布线电容已经在寄生电容中占有主要地位。 开关频率厂通常很难测算，因为它与电路的输入向量密切相关，而且常常也不会呈现 出周期性的规律。那么如何估算开关频率的大小昵? 一种方法是模拟芯片实际使用状况， 跑一段功能仿真，从仿真结果计算某个逻辑门在单位时间里的开关频率厂。另外，也可以 用统计学的方法来评测电路中各个单元电路的平均开关频率厂。 由于动态开关功耗通常都是芯片功耗的主要组成部分，因此当前芯片低功耗设计研究 的一个主要课题就是如何降低动态开关功耗。又因为动态开关功耗可以用经验公式 c ，嘿n 厂来计算，所以降低动态开关功耗研究的重点就转变成如何分别降低电源电压d 、 负载电容c ，和开关频率厂。 2 1 2 动态短路功耗 动态短路功耗，也叫短路电流功耗。以反相器电路为例，理想的状况是，输入信号是 阶跃信号，并且输入信号的变化会立即导致输出信号的变化。如果是这样，在任何时间 p m o s 管与n m o s 管中只有个管子被开启，而另一个截止。所以在电源与地之间不会产 生电流通路，也就不会有对应的功率损耗。但是，在实际电路中会有输入上升时间或下降 沿时间存在。当输入电压落到到d f l 的区问内时，p m o s 管与n m o s 管会同时处于 导通状态，结果是在电源与地之间产生了一条电流通路。这个电流通路上的电流叫做短路 电流，由此而产生的功耗就叫做短路电流功耗。 通常情况下，当门电路输入信号的上升或下降沿时间大于输出信号的上升或下降沿时 间时，就会产生短路电流。输入信号上升或下降沿时间越长，短路电流存在的时间就越长， 短路电流的平均值也就越大。短路电流功耗占总功耗的比例与输入输出上升( 下降) 沿时 间比的关系如图2 2 所示。 施娥= o ) t ltr 峨 图2 2 短路电流功耗与输入边沿时间的关系 f i g u r e2 - 2r e l a t i o n s h i po fs h o r t - c i r c u i tc u r r e n tp o w e r a n di n p u te d g et i m e 从图中可以看出，降低短路电流功耗的方法就是使电路保持相似的输入输出边沿时 5 西安理工大学硕士学位论文 间。虽然该图显示输入输出边沿时间保持零比例时是最佳条件，但是由于门电路的输入边 沿时间常常等于上一级门电路的输出边沿时间，因此不可能通过无限缩小输入边沿时间的 方法来降低短路电流功耗。同样道理，无限增大输出边沿时间的方法也不现实。 我们再来看看器件尺寸的变化对短路电流功耗造成的影响。如果所有器件的尺寸同比 放大，假设不考虑负载电容因素，边沿时间会成反比关系减小，但短路电流会同比增大， 结果短路电流功耗基本维持不变，也就是说短路电流功耗与器件尺寸无关。但是如果要考 虑负载电容影响的话，并且假设负载电容与尺寸保持同比增长，那么边沿时间会保持不变， 因而短路电流功耗会同比增长。 根据m o s 器件沟长的不同，短路电流功耗与电源电压的关系介于线性与平方率之间。 电路边沿时间会随着电源电压的减小反比增大，如果峰值短路电流因载流子速度饱和的缘 故同比减小，则短路电流均值基本保持不变。根据计算公式： p = i v ( 2 1 ) 短路电流功耗会线性减小。如果因为器件尺寸大而导致峰值短路电流并不受载流子速 度饱和的限制，那么短路电流功耗会随电源电压平方率关系减小。 对多数芯片来说，短路电流功耗约占据全部动态功耗的5 至1 0 。如果电源电压减 小到低： z p m o s 管与n m o s 管阈值电压之和，即 + 1 i ，那么短路电流功耗会因为 p m o s 管与n m o s 管不可能同时导通而减小到零。 2 1 3 静态漏电流功耗 芯片漏电流有两种形式，一种是m o s 器件漏极与衬底间寄生二极管上的反向漏电流， 称作二极管漏电流；另一种是“截止”器件的亚阈值区漏电流。虽然漏电流本身与芯片制 造工艺密切相关，但在芯片设计时也有方法去减小它们的影响。 当一个晶体管处于截止状态，并且其它晶体管对它的漏极充电或放电，那么在漏极与 衬底间的寄生二极管可能会被加上反向电压，这时就会有二极管漏电流。还是以反相器为 例，当输入高电平时，输出信号为低电平，n m o s 管开启，p m o s 管截止。p m o s 管的 漏极与衬底二极管上被加上大小为n 的反向电压，由此产生的二极管电流大小可以用公 式表示为： t = 如以 ( 2 2 ) 其中，么n 代表漏区面积，而，。为漏电流密度，与工艺相关。我们以m o s i s l 2 u m 工 艺为例，正在常温2 5 下约为l p a u m 2 到5 p a u m 2 ，彳n 最小为7 2 u r n 2 。同时，由于二极 管已达到反向电压相对小时的最大反向漏电流，所以漏电流的大小基本上已经与电源电压 无关，而是与漏区的面积和周长成线性关系。因此在版图设计时若将漏区的面积和周长最 小化会有利于减小二极管漏电流。值得注意的是，漏电流密度与温度有关，。会随着温 度的升高而增长。 我们以集成度为百万个晶体管的芯片为例计算二极管漏电流。假设电路有相等数目的 p m o s 管和n m o s 管，因此有一半的晶体管存在漏电流。再假设漏区平均面积1 0 u m 2 ， 6 功耗来源分析与低功耗s o c 设计方法 可以计算出总的平均漏电流是2 5 u a ，漏电流功耗超过1 0 0 u w 。对总功耗大于1 0 m w 的芯 片来说，二极管漏电流功耗所占比例不会超过1 。但是对于l m w 功耗的低功耗电路来 说，已经相当可观了。 亚阈值区漏电流产生条件与二极管漏电流相同。在反相器中的p m o s 管截止时，或 甚至坛。= 0 v 时，如果在晶体管源极和漏极间加上大小等于n 的电压，会导致沟道内依 然有电流流过。亚阈值区漏电流的大小与制造工艺、器件尺寸以及电源电压有关。工艺影 响反应在巧的变化上，减小巧会指数倍地提高亚阈值区漏电流。以m o s i s 工艺为例，若 环落在o 7 v 到0 9 v 的区间内，那么亚阈值区漏电流大约会在5 0 0 f a 到1 0 p a 之间，与二 极管漏电流相仿。对每一个有二极管漏电流的管子来说，同样的工作条件也会引发亚阈值 区漏电流的存在，且两者大小相似，也就是说，芯片亚阂值区漏电流的总和会与二极管漏 电流的总和近似相等。 另外，阈值区漏电流与器件宽长比成正比，与电源电压成指数关系。也就是说，通过 缩小器件尺寸和降低电源电压可以降低亚阈值区漏电流。 2 1 4 静态偏置功耗 虽然现在c m o s 电路中已很少采用静态偏置了，但在某些场合静态偏置技术仍可以 给电路功耗带来益处，同时还能减小芯片面积。而且，电路工作的频率越高，带来的好处 就越大。对于那些工作在低频上的电路，比如说频率低于1 0 k h z 到1 0 0 k h z ，静态偏置反 而会使功耗增加。静态偏置的主要应用领域是用于异步电路中，因为在这些电路中无法使 用动态的预充电技术。实践经验表明，只有在复杂逻辑功能电路中使用静态负载才会节省 功耗。 2 2s o c 低功耗设计策略 目前大规模的集成电路主要以c m o s 为主，在这类电路中动态开关功耗是整个电路 功耗的主要组成部分，约占系统总功耗的7 0 9 0 。其次是短路功耗，而静态功耗大多 数情况下可忽略。所以现有的低功耗s o c 设计技术主要就是降低电路中的动态开关功耗， 而从上一章分析可知，动态开关功耗的经验公式可以表示为： p = o t c v d d 2 f( 2 3 ) 其中，v d d 为电源电压；c 为被充放电的电容；o t 为活动因子，表示电容充放电的平 均次数相对于开关频率的比值；厂为开关频率【1 3 1 。因此要想降低开关功耗，可以通过降 低电源电压，降低充放电的电容，以及降低开关频率三种途径实现。 降低电源的供电电压，也就是集成电路由原来的5 v 供电电压降为3 3 v ，又降为今天 的1 5 v ，甚至更低的原斟1 4 】。但降低供电电压会面临一些问题，首先，降低电源电压， 如果阈值电压不变，那么噪声容限会减小，抗干扰能力减弱，信号传送准确性就会降低， 系统性能将不能保证。为保持相当的噪声容限，阈值电压要随供电电压的减少而相应地减 少。然而，阈值电压的减少，会导致静态功耗呈指数级增长，从而可使动态功耗的减少无 西安理工大学硕士学位论文 法弥补静态功耗的增长，结果可能得不偿失，要根据工艺水平来评估。 动态开关功耗与负载电容成正比，因此减小负载电容成为降低功耗的另外一个重要途 径。在c m o s 电路中，电容主要由两方面构成：一方面是器件栅电容和节点电容，它们和 器件工艺有关；另一方面是连线电容。值得注意的是，随着工艺的发展，连线电容己经超 过器件电容。为了减小电容，在工艺方面可以选择小的器件，物理设计时减小连线长度。 采用先进的工艺和互连技术，降低电容的方法非常有效，只是工艺成本昂贵。 降低开关频率，也就是降低电容的充放电次数，是降低动态开关功耗最有效也是最常 用的途径。各个设计阶段均可以通过减少开关动作减小功耗，设计层次越高效果越明显。 2 3 不同层次低功耗设计技术 设计实践中，将上一节中各项优化策略应用于设计流程的各个阶段，便衍生出众多的 适用于不同抽象层次的低功耗技术，下面分别简单介绍这些低功耗s o c 设计技术： 2 3 1 系统和算法级低功耗设计技术 a 功耗管理 功耗管理l l5 j 的核心思想是设计并区分不同的工作模式，这对于避免在正常和待机工 作模式下不必要的功耗浪费是至关重要的，功耗管理可以分为动态功耗管理和静态功耗管 理两种。动态功耗管理是对正常工作模式的功耗进行管理，在执行一个特定的操作时，电 路各个模块的活动级别不同，有的需要被调用，有的可能就不会被调用。动态功耗管理的 思想就是有选择地将不被调用的模块挂起，从而降低功耗。比如在进行整数运算时，浮点 运算单元就不会被调用，处于空闲状态，可以将它挂起来降低功耗。静态功耗管理是对待 机工作模式的功耗进行管理，它所要监测的是整个系统的工作状态，而不是只针对某个模 块。如果系统在一段时间内一直处于空闲状态，那么静态功耗管理就会把整个芯片挂起， 系统进入睡眠状态。 ( 1 ) s o c 芯片的低功耗工作管理模式【1 6 】 为了实现动态配置时钟的s o c 低功耗管理策略，芯片在其工作中开发出了其低功耗管 理机制中的四种工作模式：s l o w 、n o r m a l 、i d l e 和s l e e p 。下面结合图2 3 所示的工作模式 流程图来说明它的工作机制。 1 ) s l o w 模式 当系统复位以后或当系统关掉p l l 不需要高速时钟运行时，系统进入到s l o w 模式。在 s l o w 模式下，系统中的c p u 核和所有模块的时钟源都来自晶振。如果这时系统认为有必 要关掉某些模块，那么，就可以通过配置功耗管理模块内部的寄存器，把相应模块的时钟 源使能位关掉。 2 ) n o r m a l 模式 如果在某些应用中需要高速时钟，那么就应该切换n n o r m a l 模式。在n o r m a l 模式下， 系统中的c p u 核和所有模块的时钟源都来l 兰l p l l 。当然，在这种模式下也可以根据系统的 功耗来源分析与低功耗s o c 设计方法 应用关掉某些模块。如果系统需要调整时钟的频率，可以通过动态配置p l l 来实现。但是 在动态配置p l l 过程中，要注意这样一个问题：因为p l l 有一个时钟锁定的时间，在这段 时间内，它输出的时钟波形是不规则的，此时不能使用它作为芯片的时钟源。为了保证系 统的正常运行，可以暂时把系统的时钟源切换到晶振状态，待p l l 的时钟输出稳定以后再 把系统的时钟源切换至i j p l l 状态。 3 ) i d l e 模式 如果c p u 核在当前状态下已经处理完所有任务，在很长一段时间内都将处于空闲状 态，那么系统应该进入至l j i d l e 模式。在i d l e 模式下。只会关闭c p u 核的时钟源，而所有的 模块都保持原状。但在这种模式下，不可以动态配置p l l ，以得到不同的时钟频率；也不 可以动态地管理各模块的时钟源，因为这个时钟c o r e 已经休眠了，它没办法对功耗管理模 块内部的寄存器进行配置。无论前一个状态是s l o w 模式还是n o r m a l 模式，系统都可以进 入至u l d l e 模式下；而当系统退出i d l e 模式时，它应该退回到前一个工作模式。当系统重新 需要c p u 核进行事务处理时，可以通过一个唤醒信号让系统退回至l j s l o w 模式或n o r m a l 模 式。 4 ) s l e e p 模式 如果整个系统都已经处理完所有的事务，并且在很长的一段时间内都将处于空闲状 态，那么系统应该进) 谭l j s l e e p 模式。在s l e e p 模式下，关闭c p u 核和所有模块的时钟源。 虽然可以从s l o w 模式或n o r m a l 模式切换至u s l e e p 模式，但是当它退出s l e e p 模式时，系统只 能回n s l o w 模式。因为为了进一步降低整个芯片的功耗，在s l e e p 模式时会同时关闭p l l ， 所以在它退出时只能回到s l o w 模式，然后根据当前的应用决定有没有再切换型j n o r m a l 模 式的必要。当系统需要再次进行事务处理时，可以通过一个唤醒信号唤醒整个s o c 芯片系 统。 图2 3 工作模式流程 f i g u r e 2 - 3w o r k i n gm o d ep r o c e s s ( 2 ) 门控时钟技术 动态功耗管理主要采用的是门控时钟【1 1 1 的方法来实现的，也就是动态的管理s o c 内 部各个模块的时钟源供给。采用门控时钟技术可以将电路无计算任务的部分的时钟停下， 减少无用功耗。如图2 4 所示单相时钟电路的方案。电路f 根据现态和输入判定电路下一 9 西安理工大学硕士学位论文 周期是否是空闲周期，如果是，则停掉寄存器r 的时钟。避免下一个时钟周期时，组合 电路的无用翻转。g c l k 就是门控时钟信号。锁存器l 的作用是滤掉功能块f 可能输出 的毛刺。如果组合电路在关键路径上，则f 的加入可能使延迟不能满足要求。在综合的 时候，使用有限状态机( f s m ) 的状态转换i 蛩( s t g ) 寻找电路的近封闭子集。 图2 4 门控时钟不意图 f i g u r e 2 - 4c l o c kg a t i n gs c h e m a t i cd i a g r a m b 总线编码 在这一级比较高的设计层面上，通过降低翻转活动来降低功耗是一个非常有效的方 法，尤其是对于结点电容很大的信号线，比如总线。在算法级，通过对总线使用合适的编 码技术，可以使翻转活动最小化，从而降低功耗。j t l j g r a y c o d e 通过对二进制数编码，实 现连续的两个二进制数之间只有一位不同，这样在总线传输连续变化的数据时( l k 如地址 总线的变化) ，在总线上只有一位发生变化，总线的翻转活动大大减少，从而降低功耗。3 位g r a y c o d e 与二进制编码的比较列表如表2 1 。 表2 1 三位二进制编码与g r a y c o d e 编码的比较 t a b l e 2 1c o m p a r i s o no ft h r e eb i n a r y c o d ew i t hg r a y c o d e b i n a r y - c o d eg r a y c o d e d e c i m a ld a t a 0 0 00 0 0 o 0 0 l0 0 1l 0 1 00 1 12 0 1 10 1 03 1 0 01 1 04 1 0 l1 115 l1 01 0 16 1 11 1 0 07 显然，在连续变化时，g r a y c o d e 编码只有一位发生变化，而二进制编码则可能有很 多个位同时发生变化。通过将这两种编码方法应用到指令地址总线进行比较，结果是 g r a y c o d 编码可以将位变化降低，最大达5 8 ，而平均降低