（微电子学与固体电子学专业论文）amba双总线的设计与实现.pdf

摘要 随着芯片集成度的提高，单层的片上总线技术已经不能满足新一代片上系统的带宽要求。多层 片上总线技术具有高性能、低功耗、低硬件开销以及充分复用现有p 资源等优势，并已通过建模证 实能满足新一代片上系统的带宽要求。本文设计了一款a m b a 双层总线，实现了允许同时存在两条 并行访问通路的功能；每个子层具有8 个主设备接口，8 个专用从设备接口；公用从设备接口数目 可通过顶层例化配置，最多可配置为8 个。 本论文的主要内容包括a m b a 双层总线的寄存器传输级设计实现、仿真验证以及性能分析。在 寄存器传输级设计中复用a m b a 单层总线p ，互连矩阵通过a h b 从设备接口与a m b a 单层总线 口连接，从而将工作重点缩d , n 互连矩阵上，并提高电路应用的灵活性。仿真验证工作采用a h be v c 验证元件以及基于s p e c m a ne l i t e 和v c s 相结合的仿真平台；结合a h be v c 自带的单层a h b 范例 和a i - i bl i t e 范例实现a m b a 双层总线的验证平台，从而大大提高了验证效率和可靠性。最后性能 分析以延迟作为性能参数，分别比较了a m b a 单层总线和a m b a 双层总线在一般负载系统和重度 负载系统中的性能，得到a m b a 双层总线在不同系统应用中的性能优化效果。 仿真验证的结果表明，本文设计的a m b a 双层总线模块满足设计规格的功能要求，相应的验证 平台也能满足初步的验证工作要求。性能分析的结果表明，本论文设计的a m b a 双层总线的延时比 单层总线的延时有较大幅度的减小，而且当片上系统负载越大时，延时减小的幅度越大。本文最后 总结整个论文的工作，并指出其中仍存在的问题以及进一步研究的方向。 关键词 片上总线 a m b a多层a h bs o ci p a b s t r a c t w i t ht h ei n c r e a s eo f t h ei n t e g r a t i n gd e g r e eo f t h ei n t e g r a t e dc i r c u i t , t h et r a d i t i o n a ls i n g l e - l a y e ro n - c h i p b u sc a r lh a r d l ys a t i s f yt h er e q u i r e m e n to fc u r r e n ts y s t e m - o n - a - c h i po nb a n d w i d t h m u l t i l a y e ro n - c h i pb u s c a r r i d 3t h ea d v a n t a g e so fh i g hp e r f o r m a n c e ，l o wp o w e rd i s s i p a t i o n , l o wh a r d w a r es p e n d i n ga n dt h e p o s s i b i l i t yt or e u s et h emr e s o u r c e s ，a n ds oo n m o r e o v e r , i t sc a p a b i l i t yt os a t i s f yt h ed e m a n d so f n e w g e n e r a t i o ns y s t e m - o n - a - c h i ph a sb e e np r o v e db ym o d e la n a l y s i s i nt h i st h e s i s ，ad u a l - l a y e ra m b a d e s i g ni sp r e s e n t e d ，w h i c he n a b l e st w op a r a l l e la c c e s s i n gp a t h so nc h i p ；t h e r ea r ee i g h tm a s t e ri n t e r f a c e s a n de i g h ts l a v ei n t e r f a c e so ne a c hl a y e r ；t h en u m b e ro ft h ep u b l i cs l a v ei n t e r f a c e ，t h em a x i m u mo fw h i c hi s e i g h t , c a nb em o d i f i e db yb e i n gc a l l e do nt h et o pl e v e lo f t h ec h i p t h ec o n t e n t so ft h i st h e s i si n c l u d er e g i s t e r - t r a n s f e r - l e v e ld e s i g n , s i m u l a t i o nv e f i f i c a t i o na n da n a l y s i s o np e r f o r m a n c e i nt h er e g i s t e r - t r a n s f e r - l e v e ld e s i g n , s i n g l e - l a y e ra m b ai pi sr e u s e d ，a n dt h ei n t e r c o n n e c t m a t r i xi sc o n n e c t e dt o t h es l a v ei n t e r f a c eo ft h ei p , s ot h a tt or e d u c et h ee m p h a s i so ft h ew o r kt ot h e i n t e r c o n n e c tm a t r i x , a sw e l la st oi n c r e a s et h ef l e x i b i l i t yo ft h ea p p l i c a t i o n d u r i n gs i m u l a t i o nv e r i f i c a t i o n , a h be v cv e r i f i c a t i o nc o m p o n e n t sa n dt h es i m u l a t i o np l a t f o r mw h i c hi sb a s e do nb o t hs p e c m a ne l i t ea n d v c sa r ea d o p t e d ；t oi m p r o v et h ee f f i c i e n c ya n dr e l i a b i l i t y , t h ev e r i f i c a t i o np l a t f o r mi sb u i l tb yc o m b i n i n g t h es i n g l e - l a y e ra h be x a m p l ea n dt h ea h bl i t ee x a m p l eo fa h be v c f i n a l l yt h ep e r f o r m a n c ei s c h a r a c t e r i z e db yt h ep e r f o r m a n c ep a r a m e t e r - d e l a y ；t h ep e r f o r m a n c e so ft h es i n g l e - - l a y e ra m b aa n d d u a l - l a y e ra m b a a r ec o m p a r e di nb o t hu s u a l l yl o a d e ds y s t e ma n dh e a v i l yl o a d e ds y s t e m , t of m do u tt h e o p t i m i z i n ge f f e c t si nd i f f e r e n ta p p l i c a t i o ns y s t e m s t h er e s u l t so ft h es i m u l a t i o ni n d i c a t et h a tt h er t lc o d e so fd u a l l a y e ra m a bi m p l e m e n t st h e f e a t u r e si nt h es p e c i f i c a t i o n , a n dt h ev e r i f i c a t i o np l a t f o r mf u l f i l l st h en e e d so fe l e m e n t a r yv e r i f i c a t i o n t h e o u t c o m e so ft h ep e r f o r m a n c ea n a l y s i ss h o wt h a td u a l - l a y e ra m b ah a sg r e a ti m p r o v e m e n ti nd e l a y so v e r s i n g l e - l a y e ra m b a m o r e o v e r , t h em o r eh e a v i l yt h es y s t e mi sl o a d e db yi p s ，t h eg r e a t e ri m p r o v e m e n t d u a l - l a y e ra m b as h o w s a tt h ee n do ft h i st h e s i s ，t h ew o r ki ss u m m a r i z e d ，a n dt h ed i r e c t i o no ff u t u r e s t u d yi sd i s c u s s e d k e yw o r d s o n - c h i pb u s a m b a m u l t i l a y e ra h b s o c i p 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 研究生签名：缚 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位 论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人 电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论 文被查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包 括刊登) 授权东南大学研究生院办理。 第一章绪论 1 1 问题的提出 第一章绪论 随着超深亚微米工艺的发展，i c ( i n t e g r a t e dc i r c u i t ) 设计能力与工艺能力的迅速提高，采用s o c ( s y s t e mo nc h i p ) 设计技术将微处理器、i p ( i n t e l l e c t u a lp r o p e r t y ) 核、存储器及各种接口集成在单 一芯片上，已成为目前i c 设计及嵌入式系统发展的趋势和主流【l j 。然而，相关技术的发展以及市场 的需求促使s o c 在成为主要的嵌入式系统解决方案之一的同时，也给s o c 的设计实现不断的带来挑 战。这些挑战主要是由芯片集成度的提高所引起，包括系统集成，验证以及测试等方面。为减少设 计风险、缩短设计周期、更集中于应用实现，设计者越来越多的采用m 核复用技术。在此推动下， i p 核互连技术得到迅速发展，反过来它们又对m 核的设计、校验、重用及p 核有关标准的制定也 产生了深远的影响。同时，这些互连技术也成为决定s o c 性能甚至成败的关键因剥引。 s o c 对片上互连的要求是能最大程度上复用i p 核，实现高效可靠的数据通信。片上总线就能很 好的满足这些要求，并成为业界广泛应用的方案。经过这些年的发展，对于当前流行的几个片上总 线标准，业界已经积累了相当丰富的p 资源，这些资源能够大大的缩短产品的上市时间，从而提高 产品的竞争能力。 然而，随着s o c 所集成的功能、i p 核的增多，单层的总线已经不能满足系统需求，成为s o c 性 能的瓶颈。和系统级的总线一样，片上总线的本质是控制各个模块之间的数据传输，使到每个时刻 只有一对模块正在进行数据传输。我们可以想象，当片上集成的模块数目增多时，分配给各个模块 的数据传输时间将减少，而各个模块为了保持或提高的性能和功能将保持一定的甚至更高的数据带 宽需求。从这个角度来看，总线似乎不能一直满足s o c 的要求。多种改进型的片上总线结构被提出， 旨在解决这个矛盾。其中，多层总线架构就是一个广泛采用的方案。它使片上总线突破了有限带宽 的枷锁。它允许使用更复杂的互连电路，实现每一个时刻有多对模块并行的进行数据通讯。多层片 上总线方案有着独有的优点：首先，方便的重用现有的丰富的i p 核资源；其次，设计者无需重新学 习和消化新的标准；再者，总线的设计和实现较简单。本论文的实现目标a a ( a d v a n c e d m i c r o c o n t r o l l e rb u s a r c h t e c t u r e ) 双层总线在大大提高片上总线带宽问题的同时，减少了因此而增加 的硬件复杂度。 1 2 论文的主要工作 本论文的主要目的是实现a m b a 双层总线协议的寄存器传输级( r e g i s t e rt r a n s f o r m a t i o nl e v e l ， r t l ) 设计。首先，分析和理解a m b a 多层总线协议的要点和原理。然后，针对这些要点以及具体 应用需要进行r t l 设计实现，并对设计进行验证。最后对设计结果进行性能分析，并提出改善方案。 具体的工作阐述如下： 1 理解a m b a 总线协议以及多层a h b 总线协议，分析其应用前景，制定设计规格书。本论 文的设计内容是基于a m b a2 0 协议的基础上进行的，所以必须对该协议进行全面的理解 和分析。通过分析应用需求和发展前景，确定设计目标的方向。然后将设计目标转化为具 体的指标和要求，编写成规范的文档，供设计人员参考，并作为验证工作的标准。 2 根据设计规格书，制定详细的设计方案和验证方案。设计方案阐述了电路的模块划分，采 用的仲裁算法等设计细节。验证方案独立于设计方案，阐述了验证一个电路模块是否满足 设计规格书要求的方案，包括系统验证环境，激励的产生和结果检查等步骤的实现方法。 3 实现a m b a 双层总线的r t l 级设计。根据前面制定的设计方案，利用v e r i l o g 硬件描述语 l 东南大学硕士学位论文 言进行r t l 级的描述。在代码编写过程中，综合考虑可综合性，可移植性以及可读性来提 高设计的可用性。 4 对a m b a 双层总线r t l 电路模块进行仿真验证。采用s p e c m a ne l i t e 验证平台实现仿真验 证环境的搭建，编写序列库和结果检查代码，完成初步仿真验证工作。 5 对设计所得a m b a 双层总线进行性能分析，并与a m b a 单层总线的性能作比较。在性能 分析的基础上思考设计存在的缺点，提出相应的优化方案。 1 3 论文的结构 本文分为六个章节。第一章简述了课题背景和论文的主要工作。第二章本章主要概述片上互连 技术的发展状况，指出片上总线的发展趋势，以及片上总线的一些性能指标。第三章介绍了a m b a 总线协议和多层a h b 总线协议，包括总线架构和时序，重点阐述了其作为片上互连方案的特点以及 设计关键点，作为r t l 设计实现的依据。第四章首先根据协议和应用需求定义了设计目标，制定了 设计规格。然后分析设计任务，制定了详细的设计方案，包括子模块功能划分，仲裁算法等。最后， 用v e r i l o gh d l 语言完成了a m b a 双层总线的r t l 实现。第五章以设计规格为依据，制定验证方案， 包括验证工具的选择和验证平台的搭建等，并介绍了具体的方案实现方法。第六章对该设计进行性 能分析，与a m b a 单层总线的性能相比较，并思考设计存在的缺点，提出优化方案。最后一章是总 结了本论文工作，并对进一步的研究内容做了说明。 2 第二章s o c 片上互连技术概述 第二章s o c 片上互连技术概述 本章主要概述片上互连技术的发展状况，指出片上总线的发展趋势，以及片上总线的一些性能 指标。 2 1 片上互连技术 2 1 1 片上互连 半个世纪以来，微电子技术一直沿着众所周知的摩尔定律轨道发展，即每三年左右特征线宽缩 小约3 0 而芯片的集成度翻两番。可想而知，随着集成电路的集成度越来越高，单个芯片的规模变 得越来越大，设计复杂程度也越来越高。伴随着的是芯片的性能价格比的大幅度提升，从而促使以 芯片为基础的电子信息系统不断地更新换代，推动我们的社会进入了信息化时代。当前，大生产的 微电子芯片的特征线宽已达到0 0 8 o 1 3 9 m ，即8 0 1 3 0 n m 。按照美国半导体工业协会( s l a ) 的半导 体发展路标( r o a dm a p ) 预期，到2 0 1 4 年，特征线宽将缩小到3 5 n m 。微电子加工工艺的发展是推动 微电子产业发展的一个方面，而另一个方面设计技术的不断创新也是一个重要的推动力量。在2 0 世 纪8 0 年代提出的专用集成电路概念( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ) 使集成电路设计的发展 发生了一次重要的变革。沿着这一方向，在9 0 年代提出了片上系统或系统芯片( s y s t e mo nc h i p s o c ) 概念：把一个完整的信息处理系统或其子系统集成于一个硅芯片上。s o c 的出现使得集成电 路产业由原来的集成电路发展到更高一级的集成系统。伴随着集成电路工艺技术的不断发展，片上 系统得到了飞速的发展，相应的研究与开发也成为集成电路产业今后若干年的主要研究发展方向之 一。 在这些研究中，p 核的复用技术被认为是s o c 的支撑技术之一嘲。i p 核技术的出现使设计人员 能够同时兼顾集成复杂度和设计周期。在集成电路的设计和研制中，i p 概念已经出现了很长时间， 应该说标准单元库( s t a n d a r dc e l ll i b r a r y ) 就是i p 的一种形式。如今的i p 已远不是这个水平，已经成 为i c 设计的一项独立技术，成为实现s o c 设计的主要途径，成为a s i c 设计方法学中的学科分支。 包含多个功能模块的s o c 依赖于并受益于使用m 核搭建完整的系统，从而达到保证系统功能和性能 要求的同时减少设计成本和时间。但是，s o c 并不是将这些功能组成模块简单地通过微电子集成工 艺直接集成在一起，各个功能子模块之间必须有机地联系在一起，他们之间能够交换数据，并且能 够避免发生错误，这样才能作为一个整体工作。所有这些需要一个具有交换数据功能的单元来实现 系统的有效集成，即片上互连技术，或者更确切地说也就是确定i p 核之间的通信机制。良好的片上 互连策略不仅可以提高口核的可重用性，而且是保证系统的可靠性和快速集成的重要前提。 基于p 核和片上互连的s o c 可以抽象划分为两个部分：数据通信模块和数据处理模块，见图 2 1 。对于片上系统而言，数据通信模块承担着片上系统各个数据处理模块之间的通信；数据处理模 块则是系统中承担运算功能的基本单元，例如嵌入式微处理器中的r i s c 核心，负责运行程序并控 制其他处理单元的运算。 当前已经提出的s o c 片上互连结构主要有两类，片上总线互连结构( o n - c h i pb u s ) 和片上网络 互连结构( n e t w o r k - o n - c h i p ) p 儿“。 3 东南大学硕士学位论文 2 1 2 片上总线 数据处理模块数据处理模块 p 数据通信模块 数据处理模块数据处理模块 图2 - 1 片上系统组成示意图 片上总线通信结构是目前s o c 系统最常采用的通信结构。图2 2 是三星公司2 0 0 6 年推出的一款 r i s c 微处理器【6 1 。可以看到，系统采用了片上总线通信结构，分为系统总线( m u l t i l a y e r e da i - m ) 和 外部设备总线( a p b ) 。系统总线为系统中数据传输量较大的设备提供点对点的传输通道，外部设备总 线则为一些数据传输量不大的模块提供一个低功耗的连接界面。 r 一一一一一一一1 i a r m 9 2 0 t i il 图2 2 三星s 3 c 2 4 4 3 微处理器结构框图 总线从本质上来说是一束线，用于为需要通信的模块提供一个共享的通信链路。片上总线的最 初提出来源于板级总线的思想，并且依赖于共享通信通道和处理时分复用的仲裁机制 。在以总线 为核心的系统结构中，从总线的角度来看，系统被划分为一系列的处理单元【引，并且处理单元之间 4 弓翻 圃一一一日曰日一一一 第二章s o c 片上互连技术概述 通过总线进行通信。片上总线通信结构有其特有的优势： 具有简洁和易于使用的特点，使得通讯接口控制逻辑的复杂度较低； 开发费用较低，作为s o c 集成的标准使得系统的集成易于实现。 但同时总线连接也有其自身的缺点： 具备带宽瓶颈。由于是共享通信链路及时分复用，当系统中需要进行通信的模块较多时存 在带宽的瓶颈，出现拥塞现象； 功耗问题。以总线为核心的互联结构，往往连接于总线上的模块很多，使得总线负载较大， 不利于降低功耗，并且时钟的同步也面临挑战。 随着系统芯片应用需求的不断提高，片上总线结构也在不断地发展和完善，以解决因为自身缺 点而带来的问题，目前有以下几个主要的发展趋势： 发展和完善总线通信协议，最大限度地利用现有通信链路的带宽资源，例如a r m 公司的 片上总线协议从a m b a2 0 发展到a m b a a x i ，增加了通道概念并允许乱序传输： 增加并行度以解决带宽瓶颈及功耗过大的问题，如采用多个或多层总线结构； 标准化总线连接的接口定义，为s o c 系统i p 核的集成提供最大的便利。 总之，片上总线结构因为具有结构简单和费用低廉的特点，在未来的一段时间内仍将是s o c 片 上通信结构所采用的主要方式。同时，来自于不断增加的复杂应用的要求也将促进关于片上总线通 信结构研究的不断深入。 2 1 3 片上网络 伴随着s o c 系统结构复杂性的不断提高，越来越多的处理单元被集成到单一的芯片中去，一种 新的片上通信结构被提出并在近几年得到了长足的发展，这就是片上网络通信结构( n e t w o r k - o n - c h i p ， n o c ) 【4 】f 9 】【1 们。 图2 - 3 片上网络架构示意图 片上网络通信结构是一种基于包交换( p a c k e t - s w i t c h e d ) 的，集成于单芯片的具备多转发点 ( m u l t i h o p ) 的内连网络【9 1 。如图2 3 所示，在一个以片上网络为片上互连策略的s o c 中，每个模块以 网络接口( m ) 与片上网络模块连接，片上网络模块以包转换的模式实现数据的传输【1 l 】。类似于片 上总线，片上网络也是借鉴于宏观的网络架构而提出的。目前大多数提出的片上网络通信结构都是 基于包交换和规则结构的，例如s o n i c s 公司的s i l i c o nb a c kp l a n e 微网络架构。 相对于成熟的片上总线形式通信结构，片上网络通信结构目前还没有得到大面积的采用，但仍 有其自身的优点i l z j ： 东南大学硕士学位论文 所面临带宽瓶颈问题比片上总线通信结构要小。多通道结构使得不同发送胺收者之间的 传输可以并行进行，并且提高了系统的模块化和可集成性： 因为采用类似于网络交换的技术，其考虑的是网络中每个模块核心( c o r e s ) 至最近的交 换单元( r o u t c r s ) 以及相邻的交换单元间的延迟，因而时钟同步将不再是难题。 但是片上网络通信结构同样也存在着一些缺点： 在单芯片集成模块并不十分多的情况下，片上网络通信结构的控制逻辑将比总线通信结构 复杂得多，这将占用更多的芯片面积； 某些应用条件下片上网络通信结构将带来比片上总线通信结构更大的延迟，这在一些实时 性要求高的应用中会带来问题，另外片上网络结构的功耗问题目前仍值得仔细研究； 相比十分成熟的片上总线通信结构，片上网络通信结构目前仍没有一个具体的统一标准。 最重要的是其相关工具和设计方法的研究仍处于发展阶段，这也造成了片上网络通信结构 的推广十分缓慢。 2 1 4 片上总线与片上网络的比较 总的说来，对于片上总线结构的研究由来已久。片上总线本身的变化和组合也非常多，不仅涉 及到设计空间的研究，还涉及到系统级的分析和评价。近几年新一代的片上网络通信结构的研究亦 开始逐步增多。片上网络通信结构具备一些片上总线结构所不具备的优势，特别适合于片上系统中 集成i p 数目较多的场合。片上网络通信结构的提出和发展也促进了片上总线结构设计的进一步发展， 新的片上总线结构的设计还借鉴了一些片上网络的概念和结构，如图2 - 4 所示的结构是s a n g ；l l t i nl e e 等人提出的采用了基于交叉开关c r o s s b a r 的交换网络结构 1 3 1 ，但结构中每个p 的接口协议则采用了 a m b aa h b 定义的总线接口，这可以看成是a m b a 总线结构的网络化扩展。类似的，还有大量基 于片上总线的片上互连研究【1 4 】【”】【1 6 】。考虑到当前业界丰富的基于总线的p 核资源，改进型片上总 线是性价比较高的s o c 片上互连方案。 图2 - 4a m b a a h b 结构的网络化扩展 6 第二章s o c 片上互连技术概述 就当前的应用现状来看，片上总线仍然是主流的片上互连方案，尤其是在早期的简单共享总线 基础上改进所得的片上总线结构，它们能够很大程度上克服简单共享总线的带宽瓶颈问题。例如有 相关研究表明，通过搭建基于c + + 的高层仿真模型，对比a m b a 单层总线结构和a m b a 双层总线 结构的性能，仿真结果表明在双层总线结构中各个主设备的平均等待时间下降了3 0 - - 一7 0 t 1 7 j 。 f e d e f i c oa n g i o l i n i 等人也对a m b a 单层总线，a m b a 多层总线以及n o c s 的性能进行了比较，搭建 了由3 0 个m 核组成的片上系统，使用不同的片上互连架构进行系统集成。结果表明传统的共享总 线完全无法承受重荷，而a m b a 多层总线和n o c 则都能承受系统的负载。其中a m b a 多层总线在 面积和功耗方面有更好的表现，而n o c s 则在速度和扩展性上较有优势l l 引。 2 2 几种主流片上总线标准 片上总线结构作为通信单元，它本身也是系统芯片众多模块中的一个，通常而言它主要包含有 两个部分：通信链路子模块和控制器子模块，见图2 5 。总线负责连接不同的处理单元，各个处理单 元间的通信链路是必不可少的部分，这通常包含有地址总线、单向或双向的数据总线以及其他的控 制总线。总线结构是基于共享原则的，因而控制部分必须解决诸如多处理单元冲突时的仲裁、层次 化总线间的配合以及地址译码等等问题。 图2 5 片上总线组成示意图 我们前面提到过为了便于i p 集成，必须有标准化的片上总线架构。为了实现这一标准化，业界 许多厂商都提出了自己的片上总线架构，主要有以下几种1 9 】： 1 a m b a 总线架构： a m b a 即指a d v a n c e dm i c r o e o n t r o l l e rb u sa r c h i t e c t u r e ，是由a r m 公司开发研制的总线架构。 a m b a 总线协议规范是对外公开的，可以从网上获得。基于a r m 公司在业界的影响和a m b a 总线 架构在业界s o c 系统产品特别是基于a r m 处理器内核的系统芯片的大量实际应用，使得a m b a 总线架构逐渐成为s o c 系统设计业界采用的主要片上总线架构。 2 a v a l o n 总线架构： a v a l o n 总线架构是由a l t e r a 公司开发的片上总线架构。值得一提的是，a l t e r a 公司的强项是可 7 东南大学硕士学位论文 编程芯片f p g a ，因而a v a l o n 总线架构特别指出是针对片上可编程芯片的( s y s t e m o n a p r o g r a m m a b l e c h i p ，s o p c ) 。 3 c o r e c o n n e c t 总线架构【2 0 l ： c o r e c o n n e c t 是由i b m 开发的片上总线架构。该总线架构定义了三类总线：p l b ( p r o c e s s o rl o c a l b u s ) 、o p b ( o n - c h i pp e r i p h e r a jb u s ) 和d c r ( d e v i c ec o n t r o lr e g i s t e r ) 总线。p l b 总线一般连接高带 宽、高速度的m 设备，类似于a m b a 总线架构当中的a i - i b 总线；而o c b 总线则连接低带宽的i p 设备，类似于a m b a 总线架构中的a p b 总线。p l b 和o p b 总线都拥有自己的仲裁模块。p l b 支持 四级深度读流水线，两级深度写流水线，同a m b a 一样也支持成组传输，分离传输，同样采用了分 离的读写总线。 4 c o r e f r a m e 总线架构： c o r e f r a m e 是由p a l m c h i p 公司开发片上总线架构，它采用了点对点的信号连接技术，其显著 特点是i o 数据线与存储器数据线分开。在c o r e f r a m e 总线架构中定义了两类总线：m b u s 和p a l m b u s ， 其中m b u s 作为高速总线连接带宽和速度较高的i p 设备，从而实现高性能；而p a l m b u s 则作为速度 较低的外围设备连接总线，成为c p u 和外围设备通信的桥梁。 5 口b u s 总线架构： i p b u s 即i d t p e r i p h e r a lb u s ，是由i n t e g r a t e d d e v i c e t e c h n o l o g y 公司开发的片上总线架构。该总 线架构没有采用二级总线架构，本身i p b u s 总线是一个同步的高速总线( 大于1 0 0 m h z ) 。同样具有 流水线操作机制，支持成组传输。并且如果作为i p b u s 总线设备的话，其接口也比较简单，作为系 统芯片将节省更多的面积和功耗。 6 s i l i e o n b a c k p l a n e 总线架构： s i l i c o n b a c k p l a n e 是由s o n i e s 公司设计的片上总线系统架构，其显著的特点是i p 核的接口与系 统分离和独特的仲裁机制。该总线架构的i p 核之间的通信采用了点对点的o c p 协议( o p e nc o r e p r o t o c 0 1 ) 。o c p 协议即支持高速的、低延迟的i p 设备，同时也支持低速的、简单界面的i p 外围设 备。 7 w i s h b o n e 总线架构【2 1 】： w i s h b o n e 总线架构是由s i l i c o r e 公司提出的片上总线架构。w i s h b o n e 定义的i p 核之间的 通信也采用主从方式，同时采用了点对点的协议通信方式。w i s h b o n e 规范也同a m b a 规范类似， 定义了i p 核之间通信的标准接口信号及操作时序。 除了上面提到的几种总线架构，还有其他一些总线架构也被提出来了，诸如：f i s p b u s 总线架 构、i pi n t e r f a c e 总线架构、m a r b l e 总线架构、p i b u s 总线架构等等。总得来说，当前在业界范 围内，已经由许多s o c 设计厂商提出了自己的总线架构，并希望他们成为规范。但是就目前的情况 来说，a m b a 总线规范凭借其开发者a r m 的影响力和其自身的优势成为片上总线架构的主流，因 而在东南大学a s i c 中心设计的g a r f i e l d 系列芯片中也选择了a m b a 总线架构，在第四章将做简要介 绍。本论文的工作也是在该a m b a 单层总线的基础上进行，从而最大限度的利用现有i p 资源。 2 3 片上总线的性能指标 性能可用一些特征参数来进行度量和比较田1 。 1 吞吐量( t h r o u g h p u t ) 吞吐量体现了片上总线的传输带宽，通常以单位时间内片上总线结构所能达到的最大吞吐量来 8 第二章s o c 片上互连技术概述 表示。定义片上总线的有效数据位宽为b ( b i t ) ，最高工作频率为f ( h z ) ，则该总线结构在频率f 下的最大理论带宽t 为： r = f b ( b i t s ) = 华( s t s t p l s ) o ( 2 1 ) 例如片上总线工作在1 0 0 m i - i z ，其数据总线位宽为3 2 b i t ，则该总线结构的理论最大带宽是 4 0 0 m b s 。然而，一般总线的每次传输都需要握手环节，且仲裁电路切换总线授权也需要耗费一定 的总线周期，因而理论最大带宽通常都是无法达到的。 2 传输时间( t r a n s a c t i o nt u n e ) 由片上总线所构成的系统中，每个设备需要多次请求总线并进行传输，传输时间往往是表示单 次传输的传输时间( 即得到总线授权开始进行传输至本次传输结束所需要的时间周期) 。采用成组 传输( b u r s tt r a n s f e r ) 结构的总线协议，每个传输将包含一个或多个单个传输，则传输时间将变得有 长有短。表示设备传输时间的参数通常有以下两种： 最大传输时间：单位时间内，设备在总线传输过程中进行的最长传输所需要的时间； 平均传输时间：单位时间内，设备进行的总线传输平均需要的时间。 传输时间往往并不仅仅取决于设备在单次传输过程中需要读写多少数据，由于存在握手环节， 传输时间还取决于被发起方访问的共享资源的响应速度。 3 延迟( l a t e n c y ) 在仲裁算法的介绍当中已经提到基于共享结构的总线中将有众多的设备需要共享资源，设备同 时需要占有共享资源的情况时有发生。总线访问延迟定义为某个设备从向总线仲裁发出请求到成功 得到总线授权之间的时间，也可以称为请求等待时间。非抢占式仲裁条件下，延迟时间不仅取决于 采用的仲裁算法，同时也取决于系统中设备的传输时间；即使采用抢占式仲裁算法( 如可打断固定 优先级算法) ，那些并不处于最高优先级的设备，其访问延迟时间仍会受到仲裁时间和设备传输时间 的影响。 传输时间同延迟是互相有关联的两个性能参量，某一个设备进行传输的延迟时间同传输时间的 和称为该次传输的访问时间( a c c e s st i m e ) 。图2 - 6 显示了延迟时间和传输时间、访问时间的定义， 并说明了它们之间的关系。 1 # 设备 请求 2 # 设备 请求 总线授权 资源响应 t t游阁时闫2 。 千 | 。囊”2 i 。 一一一 冈同同p 阿 。、延避2 71 传输时阔2 7 i 莛迟i 予l i l l l t i i i i i 7 图2 _ 6 延迟时间、传输时间和访问时间 延迟是较直观的性能参数。而传输时间主要决定于主设备需要传输数据和从设备响应的速度， 本论文第六章的性能分析目的是对于同样的系统应用，即使用同样的设备的情况下比较单层总线和 双层总线的性能，因此主要以延迟为主要的分析对象。 9 东南大学硕士学位论文 第三章a m b a 多层总线规范 本章主要介绍了a m b a 总线协议和多层a h b 总线协议，包括总线架构和时序，重点阐述了其 作为片上互连方案的特点以及设计关键点，作为r t l 设计实现的依据。 3 1 a m b a 总线协议 a m b a 是指a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i t e c t u r e ，由a r m 公司1 9 9 5 年开发的总线架构标 准。a m b a 总线协议规范是对外公开的，可以从网上获得，目前的版本是2 0 2 3 1 。由于a r m 公司在 业界的影响以及a m b a 总线架构在业界s o c 系统产品特别是基于a r m 处理器内核的系统芯片的大 量实际应用，使得a m b a 总线架构逐渐成为s o c 系统设计业界采用的主要片上总线架构【2 4 】【2 5 】。一 个由a m b a 构成的片上系统如图3 1 所示。 图3 - 1a m b a 总线结构 通常可以归纳为以下几个部分： 总线主设备：任何一个功能i p 均可以成为a m b a 总线架构中的主设备，只要其提供a m b a 高速总线所需要的主设备接口； 总线从设备：相应的总线也存在从设备，任何一个功能i p 核也可以成为a m b a 总线架构 中的从设备，同样的，m 核也需提供a m b a 总线架构( 包括高速总线a h b 、a s b ，低速 1 0 第三章a m b a 多层总线规范 外设总线a p b ) 所需的从设备界面； 总线互连模块：这是整个a m b a 总线架构的核心部分，它负责完成数据、地址和控制信 号的选择传输以及仲裁主设备分时占有总线的任务。a m b a 总线架构采用了非常灵活的 两级总线架构，有适应高带宽的设备的高速总线a h b 和a s b ，也有适应低带宽、低功耗 的外设总线a p b ，高速总线与低速总线之间的互连依靠连接桥模块。 a m b a 总线定义了片上系统内部的通信标准，以设计出高性能的嵌入式微处理器。在a m b a 总线规范中定义了三类不同的总线： a d v a n c e dh i g h - p e r f o r m a n c eb u s ( a h b ) a h b 总线是一个高性能，高时钟频率的系统模块。a h b 作为高性能系统的中枢总线，它支持 处理器、片上设备以及片外存储界面与低功耗外设的有效连接。同时，a h b 的设计使得使用系统集 成和自动测试技术的设计流程更加的方便和有效。 a d v a n c e d s y s t e m b u s ( a s b ) a s b 是一个高性能的系统模块。在不要求具备a h b 的高性能的系统中，a s b 是系统总线的另 外一个选择。a s b 同样支持处理器、片上设备以及片外存储界面与低功耗外设的有效连接。 a d v a n c e d p e r i p h e r a l b u s ( a p b ) a p b 总线是为低功耗的外围设备而设计的。a m b a 的a p b 为支持外围设备而进行了降低功耗 以及界面复杂性的优化设计，并且a p b 通过连接桥可以与任何种类的高速系统总线实现连接。 当前业界广泛应用a h b 和a p b 分别作为高速总线和低速总线，构成s o c 片上互连。下面分别 介绍a h b 总线和a p b 总线的基本操作和特点。 3 1 1 a h b 总线 a h b 总线旨在解决高性能s o c 系统的要求，它位于a p b 总线的上一个层次，具有高性能、高 时钟频率系统所需的特性，包括： 支持组传输； 支持分离传输交易； 总线使用权移交在单个时钟周期内完成； 单时钟沿操作； 无三态实现； 数据总线具有更宽的可配范围( 6 4 1 2 8 b i t s ) 。 下面将根据协议标准，详细描述a h b 总线的操作和特性，具体突出与总线互连模块的设计实现 相关的内容，为后面的设计实现做准备。 1 内部互连原理 a h b 总线协议主要使用中央多路选择器互连架构，图3 - 2 显示了一个由三个主设备和四个从设 备组成的a h b 系统互连原理。在这个架构中，所有总线主设备同时驱动传输任务的地址和控制信号， 由仲裁器决定授权其中一个主设备使用总线，并控制多路选择器将其地址和控制信息选通到所有从 设备接口。同理，还需要一个中央译码器控制读数据和响应信号的多路选择器，它将选择当前传输 所涉及的从设备的信号。这种架构运行无三态实现，简化了电路，也避免了后端设计对于三态门的 繁琐处理。 东南大学硕士学位论文 图3 2a i - m , 互连原理图 2 操作特点 设计总线互连模块前，需要注意趾 b 操作中的一些特点，如下： 流水线本质 h c lk 怕。呶【翻：e l c o n t r o l h w o a t 岬：e