（物理电子学专业论文）基于nios的语音记录嵌入式系统.pdf

摘要 目前，各行业中所使用的电话语音记录设备主要包括磁带式电话语音记录 设备、基于p c 机的电话语音记录设备和基于f l a s h 芯片的电话语音记录设备等。 由于这些语音记录设备存在体积过大或记录时间较短等缺点，因此亟需研制一 种超大存储容量、体积小巧且性能可靠的语音记录设备。 本文采用s o p c 技术研制了一种超大存储容量且体积小巧的语音记录设 备。在总体设计方案的基础上，设计了f p g a 的外围硬件电路；设计了由n i o s i i 软核处理器、语音编解码器和i d e 接口等i p 核构成的n i o s l l 系统，并采用c + + 语言设计了运行于该n i o s l l 系统上的应用程序。为了节省硬盘的存储空间，本 文在分析1 6 k b p sa d p c m 编解码算法基础上，提出了一种适合语音记录系统的 简化1 6 k b p s a d p c m 编解码算法，并利用d s p b u i i d e r 实现了该编解码算法。 该语音记录设备能够将语音数据实时压缩并存储到i d e 硬盘，实现了存储 语音的本地播放和远程调度等功能。该语音记录系统采用简化的1 6 k b p s a d p c m 编解码算法且以运行于s t r a t i xf p g a 中的n i o s i i 系统作为核心的控制 部件，以i d e 硬盘为存储介质，从而在提高语音存储量的基础上极大地节省了 系统的体积、提高了系统的稳定性，具有广阔的应用前景。 关键词：语音记录仪；n i o s i i ；s o p c ；i d e 硬盘 a b s t r a c t a tp r e s e n t ，m a n yk i n d so ft e l e p h o n ep h o n e t i cr e c o r d i n gd e v i c e sa l eb e i n gu s e d i nv a r i o u si n d u s t r i e sm a i n l yi n c l u d i n gt e l e p h o n ep h o n e t i cr e c o r d i n gd e v i c e so f t a p e ， t e l e p h o n ep h o n e t i cr e c o r d i n gd e v i c e sb a s e do np c ，t e l e p h o n ep h o n e t i cr e c o r d i n g d e v i c e sb a s e do nf l a s hc h i pe t c ，b u tt h e s et e l e p h o n ep h o n e t i cr e c o r d i n gd e v i c e sa r e w i t hb u l k ys i z eo rs h o r t r e c o r d i n gt i m e s ot h ed e s i g no f ar e l i a b l et e l e p h o n ep h o n e t i c r e c o r d i n gd e v i c ew i t hl a r g es t o r a g ec a p a b i l i t ya n ds m a l ls i z ei sd e m o n d e d b yu s i n gs o p ct e c h n o l o g i e s ，ap h o n e t i cr e c o r d i n gd e v i c ew i t hl a r g es t o r a g e c a p a b i l i t ya n ds m a l ls i z ei sd e s i g n e d a c c o r d i n gt ot h ew h o l ed e s i g n , t h ep e r i p h e r a l c i r c u i t so ff p g aa l ed e s i g n e d an i o s i is y s t e mw h i c hc o n s i s t so fn i o s l is o f t c o r e p r o c e s s o r , v o i c ec o d e c i d ei n t e r f a c ea n ds o m eo t h e ri pc o r e si sb u i l t t l 舱a p p l i c a t i o n p r o g r a mm r m i n go nt h i sn i o s l is y s t e mi sd e s i g n e dw i t hc + + l a n g u a g e b a s e d0 nt h e a n a l y s i so f1 6 k b p sa d p c mc o d i n g d e c o d i n ga l g o r i t h m , ak i n do fs i m p l i f i e d1 6 k b p s a d p c mc o d i n g d e c o d i n g a l g o r i t h m i ss u b m i t t e da n di m p l e m e n t e dw i t hd s p b u i l d e r i nt h i sr e c o r d i n gd e v i c e ，p h o n e t i cd a t ac a nb ec o m p r e s s e da n ds t o r e di n t o1 d e h a r dd i s k t h ed a t as t o r e di nt h eh a r dd i s kc a na l s ob ep l a y e db a c ka n dc a l l e du p r e m o t e l y t h i sp h o n e t i cr e c o r d i n gd e v i c ei m p r o v e st h es t o r a g ec a p a b i l i t y , r e d u c e st h e v o l u m ea n di m p r o v e st h e l i a b i l i t yb yu s i n g1 6 k b p sa d p c ma r i t h m e t i c 嬲 c o m p a c t i o na l g o r i t h m , n i o s l is y s t e mr u n n i n go ns t r a t i xf p g aa sm a i nc o n t r o l d e v i c ea n di d eh a r dd i s ka ss t o r a g ed e v i c e s oi tw i l lh a v eaw i d ea p p l i c a t i o n p o s s i b i l i t y k e yw o r d s ：p h o n e t i cr e c o r d i n gd e v i c e ：n i o s l hs o p c ：i d e h a r dd i s k 学位论文的主要创新点 一、研制了基于n i o s i i 的语音记录嵌入式系统，该系统以嵌入n i o s l i 系统的s t r a t i xf p g a 作为语音记录系统的核心控制部件，以大存储 容量的i d e 硬盘作为语音存储介质，实现了语音信息的实时压缩存 储和i d e 硬盘中存储语音的远程调度等功能。 二、在分析1 6 k b p s a d p c m 编解码算法基础上，提出并实现了一种 适合语音记录系统的简化1 6 k b p sa d p c m 编解码算法。 第一章前言 第一章前言 1 1 电话语音记录设备的发展现状 当前各行业使用的主要电话语音记录设备及其特点： 1 、磁带式电话语音记录设备：它是将电话语音信号通过录音磁头记录在磁 带上，其电路较简单，但功能单一、记录时间较短。目前在我国的铁路系统中还 存在有少量的这种设备。 2 、基于p c 机的电话语音记录设备：它主要由p c 机和电话语音卡构成，电 话语音卡通过对并联的电话进行语音实时压缩，再通过i s a 或p c i 总线将压缩完 的语音数据记录在p c 机硬盘上。这种电话语音记录设备功能较多，记录时间也 较长，但购置费用较高，设备体积也较大，无论用户需要记录的电话路数是单路 还是多路，都必须购置一台阳机，对某些用户来说不太实际。 3 、基于f l a s h 芯片的电话语音记录设备：它是种由d s p 或单片机控制记 录电话语音的设备，将电话语音信号记录在f l a s h 芯片上。这种电话语音记录设 备体积较小，使用方便，但由于f l a s h 芯片容量的限制导致记录时间较短。 由于笔记本硬盘具有体积小、存储容量大、价格适中、操作方便等特点，越 来越多的存储系统采用其作为存储器件。而以嵌入式系统为核心，以i p 复用技 术为基础，集软、硬件于一体并追求产品系统最大包容的s o p c 技术，使得语音 记录系统的设计相对容易了许多。 本文通过向s t r a t i xf p g a 加载n i o s l l 软核处理器和相应的外围接口，构建 了一个嵌入式控制处理平台，利用s t r a f i x 器件的d s p 模块对语音数据进行实时 压缩解压缩，并利用嵌入n i o s l i 软核处理器实现语音数据在i d e 笔记本硬盘上 的存储和读取，为用户开发出了超大存储容量、性能可靠、价格适中的语音记录 设备。该语音记录设备可以实现较高质量语音存储，且记录时长达几千小时。 1 2 课题研究的目的及意义 本课题为天津市高等学校科技发展基金项目。 该基于n i o s l i 的语音记录嵌入式系统采用简化的16 k b p sa d p c b l 编解码算法 作为压缩算法且以运行于s t r a t i xf p g a 中的n i o s i i 系统作为核心的控制部件， 以i d e 笔记本硬盘为存储介质，实现语音数据的实时压缩存储、本地播放和远程 调度等功能。 该语音记录系统克服了当前电话语音记录系统体积过大、记录时间较短等缺 蚺一争前高 点，而且具有存储语音的本地和远程播放功能，在一定程度上满足用户对电话语 音记录设备的容量、体积和性能卜的要求。 1 3 课题研究的内容 课题的主要研究内容： 1 、使用q u a r t u s l l 和s o p cb u i l d e r 进行n i o s 嵌入式系统处理器硬件模块构 建，以完成本地状态控制和d s p 运算处理工作。 2 、设计f p g a 的外围电路。 3 、设计适合于语音记录系统的1 6 k b p s a d p c m 编解码器，并将其集成到系 统中。 4 、合理规划语音数据及其索引在硬盘上的存储布局，以达到充分利用硬盘 空间、快速查询和快速播放的目的。 5 、在a l t e r a 的集成丌发环境中，采用c + + 语言编写语音记录系统的应用软 件阻实现对所并联电话的录音、电话录音的本机回放和远程调度等功能。 第二章s o p c 相关技术研究 第二章s o p c 相关技术研究 2 1f p g a 器件简介 2 1 1f p g a 器件的基本结构 一个典型的f p g a 由三个部分组成，1 0 b ( i n p u t o u t p u t b l o c k ) 、c l b ( a na r r a y o f c o n f i i g u r a b l e1 0 9 i cb l o c k ) 以及可编程互连结构。 l o b 是f p g a 芯片的重要组成部分，它为外部封装引脚与内部用户逻辑之间 提供了一个可编程接口。对应f p g a 的每一个外部引脚，都有一组可编程的输入 输出控制电路来控制。每个1 0 b 可以控制一个封装芯片的外部引脚，并可根据使 用者的需要将其定义为输入，输出或是双向引脚。每个i o b 的功能都十分复杂， 它可同时作为输入和输出接口，并由时钟c l k 来触发d 型触发器，以实现同步。 c l b 由组合逻辑发生器、d 触发器以及内部控制电路组成。c l b 中的组合 逻辑模块可以用l u b ( l o o ku pt a b l e ) 查找表存储器来实现多个变量的布尔函数。 该组合逻辑单元的延时是固定的，与实现的逻辑函数的复杂程度无关。每个l u t 等于一个1 6 x l r a m ，且可以通过级连的方式来增加r a v l 的容量。 可编程互连线，可以实现i o b 与c l b 以及c l b 与c l b 之间的互连。f p g a 芯片的连接线一般可以分为如下三种：通用互连、直接互连、长线。通用互连由 夹在两列c l b 之间的垂童金属线段和夹在两行c l b 之间的水平金属线段组成。 在垂直金属线段和水平金属线段交叉处设有转接矩阵，用于实现相邻行、列的金 属线之间的可编程互连。未编程器件的矩阵引脚都是无连接的。直接互连用来提 供相临的c l b 以及c l b 与i o b 之间最有效的网络连接。使用直接互连，从模块 到模块布线的信号具有最小的时间延时，且不占用通用互连资源。长线不通过转 接矩阵而直接贯通整个芯片，适用于距离长、延时要求小的高扇出网络。与水平 长线相临的是一系列三态门，它们可实现三态总线和“线与”、“线或”功能，水 平长线两端带有上拉电阻。长线可由逻辑块或1 0 b 输出逐列驱动，它为每列逻辑 块提供低延时控制或时钟线驱动。在每根长线输入端有隔离缓冲器，在需要连接 时可以由开发系统来实现对它的使能。与全局缓冲器相连的专用长线，可用于任 意c l b 及i o b 的时钟信号输入，即可提供无延时、高速、高扇出同步时钟驱动。 目前f p g a 中多使用4 输入的l u t ，所以每一个l u t 可以看成一个有4 位 地址线的1 6 l 的r a m 。当用户通过原理图或h d l 语言描述了一个逻辑申路以 后，f p g a 开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入 r a m ，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出 地址对应的内容，然后输出即可。 第二章s o p c 相关技术研究 2 1 2f p g a 编程开关的实现方法 1 、反熔丝编程技术 熔丝技术用于p r o m ，p l d 器件，编程时把熔丝编程器件的熔丝烧断。而 反熔丝技术则相反，在编程前，编程器件呈现十分高的阻抗( 1 0 0 mo ) ，当加上 编程电压时，则建立低电阻( 5 0 0q ) ，处于永久的导通状态，因而是一次性编程。 反熔丝编程优点是开关面积小，导通电阻低，不需要附加p r o m 或e p r o m ， 保密性好。缺点是，一次性编程，成本相对较高。 2 、浮栅编程技术 它是以e p r o m 、e e p r d m 以及f l a s h 存储电荷的方法来保存编程数据的， 因此断电后，存储数据不会丢失。浮栅技术具有可擦除性，电路可再构造，并可 作为非丢失器件，在掉电后仍能保持编程数据，不需要外接永久性存储器。但浮 栅编程技术的工艺较复杂，功耗较高。 3 、s r a m 编程技术 s r a m 编程技术是由静态存储器单元来实现编程控制的，对芯片内阵列分布 的s r a m 加载不同的配置数据，芯片可实现不同的逻辑功能。编程控制是用 s r a m 单元去控制传输门或多路选择器，每个静态存储单元载入配鼍数据中的一 位，控制f p g a 逻辑单元阵列中的一个编程选择。采用s r a m 编程技术可以重 复编程，且电路编程构造与再构造的速度很快。采用s r a m 编程技术，芯片一 旦断电，s r a m 编程数据就会丢失，因此使用时需要在f p g a 芯片外附加一个 非易失性的存储器，通常用p r o m ，e p r o m 器件，将一定格式的配置数据放到这 些附加的芯片中，在系统上电配置时，将配置数据加载到f p g a 芯片内的s r a m 单元中，也可由微处理器控制，直接将数据加载s r a m 单元中，然后f p g a 就 可以正常工作，由于配置时间很短，不会影响系统正常工作。由于内部编程控制 使用大量的传输门开关，使电阻较大，对信号的传输速度有一定的影响。每个 s r a m 编程点一般需要6 7 个n m o s 管实现，因此芯片面积相对较大。 由于l u t 主要适合s r a m 工艺生产，所以目前大部分f p g a 都是基于s r a m 工艺的，如a l t e r a 公司的c y c l o n e 、c y c l o n e l i 以及s t m t i x 系列f p g a 芯片，但也 有少数f p g a 采用反熔丝或f l a s h 工艺，对这种f p g a ，就不需要外加专用的配 置芯片。 2 1 3f p g a 的特点 1 、具有门阵列那样的单元阵列结构。 2 、用户可以通过编程来实现基本单元与基本单元之间以及基本单元与1 0 b 之间的互连。 4 第二章s o p c 相关技术研究 3 、用户可以通过编程来配置f a g a 内部逻辑功能。 4 、用户通过编程，既可以实现组合逻辑功能又可以实现时序逻辑功能。 5 、与全定制i c 和半定制i c 相比较，f p g a 具有最低的n r e p f l ( n o n r e c u r r i n g c o s t ) 和最短的样品试制周期，但是就单个芯片而言它的价格却是最高的。 2 2a l t e r as t r a t i x 系列f p g a 器件 本语音记录系统采用的芯片是s t r a f i x e p l s 4 0 f p g a 芯片，它属于a l t e m 公 司s t r a t i x 系列中高档f p g a 芯片。通过在该芯片中嵌入n i o s i i 处理器软核、d s p 核和其它一些接口i p 核，可以实现强大的控制功能和数字信号处理功能。 s t r a t i x 器件包含一个二维基于行列结构的用户逻辑。一系列不同长度、不同 速度的行和列的互连线实现了逻辑阵列块( 1 0 9 i ca r r a yn o o k s ，l a b s ) 、存储块结 构以及d s p 块之间的信号互连。 逻辑阵列由l a b s 组成，每个l a b 中有1 0 个逻辑单元( 1 胁) 。一个l e 是 一个小的可以有效实现用户逻辑功能的逻辑单位。l a b s 被分组且贯穿f p g a 器 件的行和列。 m 5 1 2 r a m 块是一种带有5 1 2 b i m 和5 7 6 b i t s 奇偶校验的简单双口存储块。这些 块提供位宽高达1 8 b i t s 、频率高达3 1 8 m h z 的简单专用双口或者单口存储器。m 5 1 2 块在f p g a 器件中在某些l a b s 间被分组成很多的列。 m 4 kr 州块是一种带有4 kb i t s 和5 7 6 b i t s 奇偶校验的真正的双口存储块。这 些r a m 块提供位宽高达3 6b i t s 、频率高达2 9 1 m h z 的简单专用双口或者单口存 储器。这些块在f p g a 器件中在某些l a b s 间被分组成很多的列。 m _ r a m 块是一种带有5 1 2 k n 招和8 2 4 b i s 奇偶校验的真正的双口存储模块。这 些块提供位宽高达1 4 4 b i t s 、频率高达2 6 9m | i l z 的专用双口或者简单单口存储器。 许多m 、镰t 块单独或者成对的出现在器件逻辑阵列中。 d s p 模块在器件中被分成两列，它们能实现多达8 个全精度9 9 - n t 乘法器 或者一个带有加减功能的全精度3 6 x3 6 - b i t 乘法器。这些r a m 块同样具有1 8 _ b i t 输入移位寄存器用于f i r ( f i n i t ei m p u l s er e p o n s e ) 滤波器或者i i r ( i n f i n i t ei m p u l s e r e s p o n s e ) 滤波器的数字信号处理。 每个s t r a t i x 器件i o 引脚都由位于器件外围的l b a 行或列端点处的i o 单 元( i o e ) 馈送。i o 引脚支持多单端和差分i o 标准。每个1 0 e 包含一个双向 i 0 缓冲器和6 个寄存器，它们可以用来寄存输入信号、输出信号以及输出使能 信号。在特定时钟下，这些寄存器与外部存储器件( 如d d rs d r a m ，f c r a m ， z b t ，q d rs r a m ) 一起提供异常处理和接口支持。通过l v d s 、l v p e c l 、 3 3 v p c m l 以及高速传输技术i o 标准，高速串行接口通道可以支持高达 第二章s o p c 相关技术研究 8 4 0 m b p s 的传输“1 。 s t r a t i x 系列器件资源如表2 - 1 所示。 表2 一ls t r a t i x 器件资源 d e v i c em 5 1 2 r a mm 4 km r a m d s pl a bl a b c o l u m n s r a mb l o c k sb l o c kc o l u m n sr o w s b l o c k sc o l u m n “c o l u m n s b l o c k sb l o c k s e p l s l 0 4 9 4 2 6 012 6 4 03 0 e p l $ 2 06 1 9 42 8 2 2 2 1 0 5 24 1 e p l $ 2 56 2 2 43 1 3 8 22 1 06 24 6 e p l $ 3 07 2 9 53 1 7 1 42 1 26 7 5 7 e p l $ 4 0 8 3 8 4 3 1 8 3 4 2 1 4 7 76 1 e p l $ 6 01 0 5 7 44 2 9 2 6 2 1 8 9 07 3 e p l $ 8 01 1 7 6 74 3 6 492 2 2 1 0 19 1 2 3 硬件描述语言以及i p 复用技术 2 3 1 硬件描述语言 硬件描述语言为e d a 工具提供了依据，也为设计者交流、存档提供了一套 标准的语言规范。目前常用的硬件描述语言有v h d l 和v e f i l o gh d l ，它们都 是i e e e 的标准，国际上主要的e d a 工具也都支持这两种语言。 1 、v h d l 语言 v h d l 语言是一种全方位的硬件描述语言，包括从系统到电路的所有设计层 次。在描述风格上，v h d l 支持结构、数据流和行为三种描述形式的混合描述。 v h d l 语言具有以下的特点： ( 1 ) 数据类型丰富。 ( 2 ) 层次结构性。 ( 3 ) 串行性与并行性。 ( 4 ) 支持结构描述和行为描述。 2 、v e r i l o gh d l 语言 v e r i l o gh d l 是一种应用广泛的硬件描述语言，可用于从算法级、门级到开 关级的多种抽象层次的数字系统设计。从语法结构上看，y e r i l o gh d l 语言与c 语言有许多相似之处，并继承和借鉴了c 语言的多种操作符和语法结构。 6 第二章s o p c 相关技术研究 v e r i l o gh d l 硬件描述语言具有如下特点： ( 1 ) 形式化的表示电路的结构和行为。 ( 2 ) 能够在多个层次上对所设计的系统加以描述。 ( 3 ) 具有混合建模能力。 ( 4 ) 用户定义原语( u d p ) 创建的灵活性。 3 、v h d l 与v e f i l o gh d l 的共同特征 目前，v h d l 和v e r i l o gh d l 是应用最为广泛的两种硬件描述语言，可以进行 数字系统的逻辑综合、仿真验证和时序分析等，具有行为描述、数据流描述、结 构化描述等多种描述风格，适合算法级( a l g o d t h m ) 、寄存器传输级( r t l ) 、 逻辑级( l o g i c ) 、门级( g a t e ) 等各个层次的设计和描述。 2 3 2i p 复用技术( i pr e u s et e c h n o l o g y ) 1 、i p 的基本概念 i p ( i n t e l l e c t u a lp r o p e r t y ) 原意是指知识产权、著作权等，在i c 设计领域则 可以理解为实现某种功能的设计”1 。为了加快s o p c 芯片设计的速度，人们将已 有的i c 电路以模块的形式，在s o p c 芯片设计中调用，从而简化芯片的设计， 缩短设计时间，提高设计效率。d 模块是一种预先设计好，已经过验证，具有 某种确定功能的虚拟电路模块，也可以称之为虚拟部件( v c ，v i r t u a l c o m p o n e n t ) 。i p 通常具有以下基本特征：一是通用性好，二是正确性有1 0 0 的保证，三是可移植性好。一般可以将i p 核分为：软i p 核( s o f t i pc o l e ) 、固i p 核( f i r mi pe o r o ) 和硬i p 核( h a r di pg o r e ) 三种类型。 ( 1 ) 软核 软i p 核主要是基于i p 模块功能的描述。它在抽象的较高层次上对i p 的功 能进行描述，并且已经过行为级设计优化和功能验证。它通常以h d l 文档的形 式提交给用户，文档中一般包括逻辑描述、网表，以及一些可以用于测试，但不 能物理实现的文件。使用软i p ，用户可以综合出正确的门电路级网表，进行后 续结构设计，并借助e d a 综合工具与其他外部逻辑电路结合成一体，设计出需 要的器件。软i p 的灵活性大，可移植性好，但同硬i p 相比，因为它不含有任 何具体的物理信息，所以如果后续设计不当，很可能导致设计失败。另外，其后 续的布局布线工作也将花费大量的时间。 ( 2 ) 硬核 硬i p 核主要是基于i p 模块物理结构的描述。它提供给用户的形式是电路 物理结构掩模版图和全套工艺文件，是直接用的金套技术文件。硬i p 核完成了 全部的前端和后端设计，有固定的电路布局和具体工艺，也正是由于其固定的电 路布局和工艺，使其难以移植到不同的加工工艺。 第= 章s o p c 相关技术研究 ( 3 ) 固核 固i p 核主要是基于i p 模块结构的描述，可以理解为介于硬i p 和软i p 之 间的i p 核。固核一般以门电路级网表和对应具体工艺网表的混合形式提交用户 使用。用户根据需要进行修改，使它适合某种可实现的工艺流程。 2 、i p 核的复用 近年来电子产品的更新换代周期不断缩短，而系统芯片的复杂程度和规模 却在不断地增长，这使得传统的数字i c 设计技术已经变的不太适用，为了解决 这个矛盾，现在的s o c 设计普遍采用基于i p 复用设计方法。 基于i p 复用的设计方法采用模块作为基本设计单元，自动实现芯片的物理 设计。在整个的设计过程中，设计工程师处理的对象是由l o 一2 0 个预先设计好 并通过验证的模块而不是由上千个单元构成的设计，这使得设计者可以把注意 力集中于整个系统，而不必考虑各个模块的正确性和性能，这不但能有效地缩 短s o c 芯片设计时间，而且还能降低设计和制造成本，提高可靠性。 基于i p 复用设计的第一步是原型生成，在生成顶层初始网表后即可开始。 在模块开发之前，设计工程师只需要开发用于集成的网表，即用于模块之间的 连接的逻辑。设计的第二步是在c h i p a r c h i t e c t 工具内完成，设计工程师在这一 步处理每个模块的时序预算，根据每个模块的规范建立一个”黑盒”时序模型。 第三步是改进顶层布线和在模块实现的同时解决顶层的信号完整性问题。第四 步是用模块的实际尺寸来修改顶层描述。 在此方法中，设计工程师采用基于模块的设计工具，这些设计工具能够自 动进行顶层设计规划并能同现有基于单元的模块实现工具进行交互设计，从而 有助于保证顶层时序和面积设计目标。这种自上而下基于i p 模块的设计方法简 化了局部改变的实现，因为这种改变受到了上层限制，使的改变控制在模块内， 而不会影响到l 临近模块，这使得在最终的芯片集成阶段，不再需要设计的反复。 该方法在设计中最大程度地引入了并行设计，使得顶层设计和单个模块设计能 并行进行，而且它为后端设计提供了更多的物理数据，使得设计时序收敛更具 有预测性，最重要的是i p 复用技术可以更好地为后续开发提供更有效的可复用 的i p 核。 2 4 基于n i o s i i 软核处理器的s o p c 技术 2 4 1q u a r t u s l i 软件以及s o p cb u i l d e r 软件介绍 a l t e r a 公司的q u a r t u s l l 设计软件拥有f p g a 和c p l d 设计所有阶段的解决 方案，它提供了完整的多平台设计环境，它也是可编程片上系统( s o p c ) 设计 的综合性开发环境。此外，q u a r t u s h 设计软件可以让设计者在设计的每个阶段使 8 第二章s o p c 相关技术研究 用q u a r t u s l l 图形用户界面、e d a 工具界面或命令行界面“1 。 图形用户界面为设计流程中的每个阶段所提供工具的功能如下： 1 、设计输入：文本编辑器、块与符号编辑器、m e g a w i z a r d 插件管理器、约 束编辑器、布局图编辑器。 2 、综合：分析与综合( v h d l 、v e f i l o gh d l 与a h d l ) 、辅助设计、r t l 查看器。 3 、布局布线：f i t t c r 、约束编辑器、布局图编辑器、芯片编辑器、报告窗口、 递增布局布线。 4 、时序分析器：时序分析器、报告窗口。 5 、仿真：仿真器、波形仿真器。 6 、编程：汇编器、p r o g r a m m m e r 、转换编程文件。 7 、系统级的设计：s o p cb u i i d e r 、d s pb u i l d e r 。 8 、调试：s i g n a l t a p l i 、s i g n a l p r o b e 、芯片编辑器、r t l 查看器。 q u a r t u s 设计软件含有s o p cb u i l d e r 系统级设计工具，它可以让用户不必 进行手动系统集成任务，而将精力集中在定制用户逻辑设计上。 s o p cb u i l d e r 集成了a l t e r a 以及a l t e r am e g a f u n c t i o np a r t n e r sp r o g r a m ( a m p p 8 合作伙伴提供的现成知识产权( 口) 。其具体功能如下： 1 、生成系统中自己的可重用定制元件。 2 、生成硬件描述语言。 3 、生成系统测试台套件。 4 、生成基于所生成系统存储器映射和元件的电路板支持包。 5 、s o p c b u i l d e r 采用头文件和夕 设驱动器输出，加速实现应用软件的开发。 2 4 2d s pb u i l d e r 软件的介绍 d s pb u i l d e r 是一个数字信号处理开发工具，它提供了q u a r t u si i 软件和 m a t l a b s i m u i i n k 工具之间的接口。 在a l t e r a 的可编程器件f p g a 上进行d s p 系统设计，需要支持高级算法和硬 件描述语言的开发工具。m a t h w o r k s 的m a t l a b 和s i m u l i n k 系统级的设计工具具 备了算法开发、仿真、验证能力，a l t e r a 的d s pb u i l d e r 将这些工具与a l t e r a 的开发工具组合在一起，为用户提供了一个完整的d s p 开发平台。d s pb u i l d e r 允许系统、算法和硬件设计去共享该开发平台。d s pb u i l d e r 具有一个友好的开 发界面，它可以通过帮助设计师创建一个d s p 设计的硬件表示来缩短d s p 开发 周期。通过把m a t l a b 的功能、s i m u l i n k 块、a l t e r ad s pb u i l d e r 块和a l t e r a 知识 产权( i p ) m e g a c o r e 功能块组合在一起，将系统级设计和d s p 算法实现连接在 一起。 9 第二章s o p c 相关技术研究 利用d s pb u i l d e r 进行d s p 设计的流程大体上可以分为四步。在 m a t l a b s i m u l i n k 软件的支持下，利用d s p b u i l d e r 和s i m u l i n k 中的模块创建一 个模型。然后执行寄存器传输级( r t l ) 的仿真，这个阶段可用自动产生的t c l 文件在h o d e l s i m 中进行仿真，也可以用产生的硬件描述语言在其他的仿真工具 中进行仿真。再利用由s i g n a lc o m p i l e r 产生的输出文件进行寄存器传输级的综 合。最后，在q u a r t u si i 软件中编译设计。 本文利用d s pb u i l d e r 设计了适合于语音记录系统的1 6 k b p sa d p c m 编解码模 块。 2 4 3s o p c 系统的架构以及开发流程 基于a l t e r an i o s l l 软核的s o p c 开发流程图2 - 1 所示。 图2 一ls o p c 的开发流程 1 0 第三章系统硬件电路设计 3 1 系统组成 第三章系统硬件电路设计 该基于n i o s l i 的语音记录嵌入式系统，以嵌入n i o s i i 软核处理器、简化a d p c m 编解码器、i d e 接口、s r m 控制器、f l a s h 控制器、片上r a m 、s p i 接口、s y s t e m i d 、 j t a gi j a r t 、三态桥和t i m e r 定时器等i p 核的s t r a f i xf p g a 为核心控制部件和语 音处理单元，并辅蛆f p g a 的外围电路，实现了对所并联电话语音的存储、语音 的本地播放和远程调度等功能。 系统上电或者复位时，e p m 7 1 2 8 a 控制器件读出f l a s h 存储器中0 x 4 0 0 0 0 0 地址的用户数据，并以快速并行模式配置s t r a t i xf p g a ，然后从地址0 x 0 0 0 0 0 0 读 出系统的应用软件并在n i o s l i 软核处理器上运行。在有电话拨入时，语音记录 功能启动，这时语音通r j l l 输入到t p 3 0 5 7 ，得到6 4 k b p s 的语音p c m 编码数据。 从t p 3 0 5 7 输出的p c m 语音数据通过s p i 接口输入到n i o s i i 系统中的a d p c m 编 码器得到1 6 k b p s 的语音数据，然后n i o s i i 系统控制将该数据记录到i d e 硬盘 的相应位置。在有本地语音播放按键操作或者远程调度操作时，n i o s i i 系统从 i d e 硬盘中读出要插放的语音并在本地播放设备中插放出来。 该语音记录系统框图如图3 1 所示。 该语音记录系统框图如图3 1 所示。 图3 _ l 系统组成框图 第三章系统硬件电路设计 3 2s t r a t i xn i o s 开发板 s t r a t i xp r o f e s s i o n a le d i t i o nn i o s 开发板为基于a l t e r a 公司的s t r a t i x 器件进行 嵌入式系统开发提供了硬件的开发平台。开发板上的f p g a 器件的型号是 e p i s 4 0 7 8 0 c 5 ，它具有4 1 2 5 0 个逻辑单元( l e ，l o g i ce l e m e n t s ) 、3 4 2 3 7 4 4 比 特的片上存储器单元嘲。s 订a t i x p r o f e s s i o n a l e d i t i o n n i o s 开发板如图3 2 所示。 图3 - 2s t r a t i xp r o f e s s i o n a le d i t i o nn i o s 开发板 3 2 1f l a s h 存储器 开发板上的u 5 是一个8 m 字节a m da m 2 9 l v 0 6 5 df l a s h 存储器，它被分 成了1 2 8 个6 4 k 字节的扇区，其中从地址0 x 0 0 0 0 0 0 开始到地址0 x 1 0 0 0 0 0 的2 m 字节的存储空间用来存储应用软件，从地址0 x 2 0 0 0 0 0 到地址0 x 3 0 0 0 0 0 的2 m 字 节用来存储网页，从地址0 x 4 0 0 0 0 0 到地址o x 5 0 0 0 0 0 的2 m 字节用来存储用户配 置数据，从地址0 x 6 0 0 0 0 0 到地址0 x 7 0 0 0 0 0 的2 m 字节用来存储安全配置数据。 当系统上电或复位时，配置控制器自动从0 x 4 0 0 0 0 0 读取数据配置f p g a 。1 。 可见，该f l a s h 存储器除了可被s 臼嘶x 器件中运行的n i o s l i 嵌入式处理器 用作通用可读存储器和非易失性存储器件外，还可用来存储s 订a t i x 器件的配置 数据和应用软件。 3 2 2 配置控制器件 s t r a t i xp r o f e s s i o n a le d i t i o nn i o s 开发板的控制配置器件是m a x7 0 0 0 e p m 7 1 2 8 a ec p l d 器件。 根据系统的需要，利用n i o s l i 集成开发环境( i d e ) 将q u a r t u s l i 软件生成的 f p g a 配置数据文件下载到开发板上的f l a s h 存储器中。系统上电或者复位时， 1 2 第三章系统硬件电路设计 e p m 7 1 2 8 a 控制器件读出f l a s h 存储器中0 x 4 0 0 0 0 0 地址的用户数据，并以快速 并行模式配置s t r a t i xf p g a 。 3 2 3s d r a m 器件 开发板上的u 5 7 是m i c r o nm t 4 8 l c 4 m 3 2 8 2 型号的s d r a m 芯片，它具有 p c i 0 0 功能并且具有白刷新模式。该s d r a m 可以与在系统时钟的正边沿寄存 的所有信号全同步。 3 2 4 串行接口 j 1 9 和j 2 7 是标准的d b - 9 串行接口，它们主要用于与主机通信。由于s t r a t i x f g p a 端口不能直接与r s 一2 3 2 电平相连，所以在j 1 9 和j 2 7 与s t r a t i xf g p a 之 间需要连接左移缓冲器( u 5 2 和u 5 8 ) 。 3 2 5 扩展引脚 p r o t 0 1 扩展口包括j l l 、j 1 2 、j 1 3 扩展口，可以用于实现f p g a 与具有特 殊功能的子卡之间的连接。它与c o m p a c t f l a s h 连接器共用s t r a t i xi 0 引脚，在 实际应用中同一时刻只能选择两者中的一个应用。 j l l 扩展接口有4 1 个引脚，它们都连到了s t r a t i x 器件的用户管脚上，而且 每个信号都通过模拟开关来保护s t r a t i x 器件以防受到5 v 电平的损伤。它具有 一个逻辑负上电复位信号和5 个3 3 v 电源管脚( 2 a 最大负载) 。 p r o t 0 2 扩展口包括j 1 5 、j 1 6 、j 1 7 ，它同样用于实现f p g a 与具有特殊功 能的子卡之间的连接，其电压与电流特点与p r o t 0 1 基本相同。 3 2 6j t a g 连接器 n i o s 开发板有两个与a l t e m 下载电缆匹配的1 0 针j t a g 头( j 5 和j 2 4 ) 。 通过一根连接到j 2 4 的下载电缆，q u a r t u s l i 软件可以将硬件电路镜像下载到 s t r a t i xf p g a 器件( u 5 3 ) ，n i o s l ii d e 可以通过该电缆访问n i o s i i 处理器的j t a g 调试模块。通过一根连接到j 5 的a l t e r a 下载电缆，q u a r t u s l l 软件可以对 e p m 7 1 2 8 a ec p l d 器件( u 3 ) 进行在系统编程以对该器件进行再配置。 3 2 7 时钟电路 s t r a t i xp r o f e s s i o n a le d i t i o nn i o s 开发扳上有一个5 0 m h z 的本振，用来驱动 s t r a t i xf p g a 器件、扩展口上的时钟引脚和m i c t o r 连接器。开发板上的时钟分 配网络可以提供5 0 m h z 的时钟频率，也可以提供由f p g a 内部的p l l 对该 5 0 m h z 时钟分频得到的时钟频率。 第三章系统硬件电路设计 3 2 8 电源电路 n i o s 开发板由9 v 电压供电，板上可产生5 v 、3 3 v 和1 5 v 校准的电源电 平。 3 3f p g a 外围电路设计 3 3 1