八路智能抢答器.doc

摘要抢答器运用于各种规模的竞赛、文娱活动中的抢答环节，能过准确、公正、明了地判断出抢答者的编号。其中主要通过语音提示，信号灯提示，数码管的数字提示来显示抢答结果。抢答器的种类繁多，根据不同的场合出现了不同规格的抢答器，根据不同的设计方法与不用的材料制作出来的抢答器的功能也不尽相同。本次设计通过数字电路来的基本门电路74LS148、74LS279来设计简易的抢答器。该抢答器基本上要实现一下几点功能：能多人进行抢答，选出一位选手并由LED显示选手编号，回答完问题后主持人进行数据清零重新开始。关键词:抢答器；数字电子技术；74LS148；73LS279 目录摘 要I1 设计目的与要求 11.1 设计目的11.2 设计要求 12 设计原理 22.1 总电路框图2 2.3 设计思路23 电路总体设计 43.1 电路总体设计43.2 电路模块功能介绍44 电路模拟仿真104.1抢答仿真104.2 清零仿真10 5总 结11参考文献 12附录 1原理图13附录 2 器件清单141设计目的与要求1.1 设计目的通过八路数字抢答器的设计实验，使学生回顾所学数字电子技术的基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容。1.2设计要求1、数字抢答器应具有数码锁存、显示功能、抢答组数分为八组，即序号0，1，2，3，4，5，6，7优先抢答者按动本组序号开关，组号立即锁存到LED数码管显示器上，同时扬声器发出声音23秒，并同时封锁其他抢答者的输入信号。2、主持人可将系统复位，LED显示器自动清零灭灯，可再次抢答。3、电路具有第一抢答信号的鉴别和锁存功能。在主持人系统发出抢答指令后，若参赛者按抢答开关，则该组别显示电路显示出抢答者的组别。此时，电路应具备自锁存功能，使别组的抢答开关不起作用。2 设计原理2.1 电路工作原理图2.1 八路抢答器设计框图2.2 设计思路1、本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。2、当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，同时报警电路的扬声器发出声音23秒。3、在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按下开始抢答按钮后，才可以抢答，若有抢答，显示并使抢答显示器亮表示“已有人抢答”，之后主持人清零后开始新一轮抢答。3 电路设计图3.1电路总体设计图图3.1 电路设计原理图3.2电路模块介绍该抢答电路主要由8线-3线优先编码器、双上升沿D触发器74LS279和集成数码管组成。当主持人控制开关处于关闭状态时，74LS279的RS触发器的 R 端为低电平，输出端全部为低电平。74LS148的选通输入端EI =0，74LS148处于工作状态，此时锁存电路74LS279不工作。等待输入端 J7J0输入信号，当有选手将键按下时(如按下J5)，74LSl48的输出 Y2 Y1 Y0 =010， GS =0，经RS锁存器后，1Q=l， BI =1，74LS279处于工作状态，4Q3Q2Q=101，经 74LS148 译码后，显示器显示出“5”。此外，1Q=1，使74LSl48的EI 端为高电平，74LSl48处于禁止工作状态，封锁了其它按键的输入。当按下的键松开后，74lsl48的为GS为高电平，但由于1Q维持高电平不变，所以74LSl48仍处于禁止工作状态，其它按键的输入信号不会被接收。这就保证了抢答者的优先性以及抢答电路的准确性。此时74LS148和74LS279都处于禁止状态。当主持人开关拨到“开始”位置时，提前抢答电路显示的编号自动清零，74LS148和74LS279同时处于工作状态，即抢答器处于等待工作状态，当优先抢答者回答完问题后，由主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。3.2.1优先编码器（74LS148）模块74LS148是8线-3线优先编码器，该编码器的输入和输出都是低电平有效，具有八个输入端、三个输出端，当多个输入有效时，对最大输入数字进行优先编码；输入端EI是片选端，当EI=0时，编码器输出编码，否则输出全是高电平：输出端Gs是输出片选端，当有有效数字输入时Gs=0表示编码器正常工作，正在输出编码；输出端Eo常用于编码器级联。 图3.2.1.1 74LS148逻辑符号74LS148的逻辑功能表如图3.2：图3.2.1.2 74ls148逻辑功能表74LS148的逻辑框图如图3.3：图3.2.1.3 74LS148逻辑框图3.2.2锁存器（74LS279）模块逻辑功能：279为四个/R-/S 锁存器， 四个锁存器中有 2 个具有 2 个置位端（/SA,/SB）。当/S 为低电平，/R 为高电平时，输出端 Q 为高电平。当/S 为高电平，/R为低电平时，Q 为低电平。当/S 和/R 均为高电平时，Q 被锁存在已建立的电平。当/S 和/R 均为低电平时，Q 为不稳定的高电平状态。对/SA和/SB，/S的低电平表示/SA和/SB只要有一个为低电平，/S的高电平表示/SA和/SB均为高电平。引出端符号：1Q4Q 输出端/1S/4S 置位端（低电平有效）/1R/4R 复位端（低电平有效）。图3.2.2.1 74LS279的逻辑符号图3.2.2.2 74LS279的逻辑图3.6 与门电路74LS32或门控制EI使能端，只要主持人或者锁存器里面的4Q信号为1就可以控制优先编码器工作。每一次抢答都能满足EI非为1，使抢答成功。74LS11三路与门构成，编码器和锁存器均以低电平有效所以每一次多可以使4S非为1，从而4Q为1，进而制BI/RBO非有效，控制译码器。3.2.3译码显示电路模块二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，上图产品型号有74LS48。字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。图1-3是七段LED数码管的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有7SEG-COM-ANODE。 图3.2.3.1译码显示电路74LS48的逻辑符号如图3.2.3.2： 图3.2.3.2 74LS48的逻辑符号74LS48的逻辑功能表如图3.2.3.3所示： 图3.2.3.4 74LS48的逻辑功能表3.2.4报警电路报警电路电路图如图所示，555构成多谐振荡器，R为控制信号，当R为高电平时，多谐振荡器工作，反之，电路停振。即当R输入高电平时扬声器发出声音。 图3.2.4.1 报警电路4 电路模拟仿真4.1抢答仿真图 4.1 抢答仿真4.2清零仿真图 4.2 清零仿真 5 总结这次课程设计的电路是比较简单的。以前在模电、Proteus课程设计中接触过一些电子电路，熟练以后十分顺手。在整个电路的设计过程中，花费时间最多的是各个单元电路的连接及电路的细节设计上，在多种方案的选择中，我们仔细比较分析其原理以及可行的原因，最后还是在通多次对电路的改进，上机仿真以及接线调试，终于使整个电路可稳定工作。设计过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做，那时心中未免有点灰心，有时还特别想放弃，此时更加需要静下心，查找原因。设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。因此我们应该在设计前做好充分的准备，像查找详细的资料，为我们设计的成功打下坚实的基础。 设计单元电路阶段，这个阶段可以说是考察数电书本知识的阶段。所有的设计方法还有步骤在数电书上都有，而且还有例题。这个阶段遇到的主要问题就是以前的知识忘记不少，所以做设计的时候要常随手翻阅课本，等于是做了几道数电作业题。这个阶段的难度也不是很大，一般翻课本就可以找到答案并解决问题。在处理在输入为零的时候，使LED显示0，在S0与BI/RBO之间接入一个非门，但这样使电路中出现短路的状况，虽然依然能够达到预期的效果，这是此次设计的不足之处。另外就是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。这是应用课本知识的大好时机。总之，通过这次练习我有了很多收获。在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增强了动手能力。在改进电路的过程中，同学们共同探讨，最后的电路已经比初期设计有了很大提高。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦和快乐。参考文献1 谢自美. 电子线路设计-实验-测试M . 武汉: 华中科技大学出版社, 2000.2 闫石. 数字电子技术基础M. 北京:高等教育出版社, 2008. 3 童诗白,华成英. 模拟电子技术基础 M. 北京:高等教育出版, 2008.4 谷树忠,侯丽华,姜航. Protel 2004实用教程M. 北