




全文预览已结束
下载本文档
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
#include /* common defines and macros */#include derivative.h /* derivative-specific definitions */#define TSL_SI PORTA_PA0 /定义线性传感器的端口 SI#define TSL_CLK PORTA_PA1 /定义线性传感器的端口 CLK#define led PORTA_PA2#define PWM1 PTP_PTP0 /定义线性传感器的端口 CLK #define PWM2 PTP_PTP1uchar ADV128;uchar table128;void PWM_Init() PWME=0X00; PWMCTL=0Xf0;/级联 PWMPOL=0XFF;/极性 PWMCAE=0X00;/0为左对齐方式 PWMCLK=0XFF;/时钟选择寄存器 PWMPRCLK=0X44;/ 64MHZ/16=4MHZ; PWMSCLA=200;/ 4MHZ/(2*200) =10000HZ 4MHZ=4*10的6次方4 000 000HZ PWMSCLB=200; PWMPER01=500; /调周期长短A1 10HZ PWMPER23=500; PWMPER45=500; PWMDTY01=200; / 电机占空比 PWMDTY23=300; PWMDTY45=15; /控制舵机 void PLL_Init(void) CLKSEL=0X00;/disengage PLL to system PLLCTL_PLLON=1;/turn on PLL SYNR =0xc0 | 0x07; REFDV=0x80 | 0x01; POSTDIV=0x00; /pllclock=2*osc*(1+SYNR)/(1+REFDV)=128MHz; _asm(nop); /BUS CLOCK=64M _asm(nop); while(!(CRGFLG_LOCK=1); /when pll is steady ,then use it; CLKSEL_PLLSEL =1; /engage PLL to system; void Dly_us(void) int ii; /for(ii=0;ii20;ii+); /32M for(ii=0;ii400;ii+); /64M void SetBusCLK_32M(void) CLKSEL=0X00;/ disengage PLL to system PLLCTL_PLLON=1;/ turn on PLL SYNR =0x40 | 0x03; / pllclock=2*osc*(1+SYNR)/(1+REFDV)=64MHz; REFDV=0x80 | 0x01; POSTDIV=0x00; _asm(nop); / BUS CLOCK=32M _asm(nop); while(!(CRGFLG_LOCK=1); /when pll is steady ,then use it; CLKSEL_PLLSEL =1; /engage PLL to system; /*void Dly_ms(int ms) int ii,jj; if (ms1) ms=1; for(ii=0;iims;ii+) for(jj=0;jj2670;jj+); /busclk:32MHz-1ms /for(jj=0;jj0;i-) for(j=110;j0;j-);void AD_Init(void) ATD0CTL1=0x00; /7:1-外部触发,65:00-10位精度,4:放电,3210:ch ATD0CTL2=0x40; /禁止外部触发, 中断禁止 ATD0CTL3=0xa0; /右对齐无符号,每次转换4个序列, No FIFO, Freeze模式下继续转 ATD0CTL4=0x01; /765:采样时间为4个AD时钟周期,ATDClock=BusClock*0.5/PRS+1 ATD0CTL5=0x30; /6:0特殊通道禁止,5:1连续转换 ,4:1多通道轮流采样 ATD0DIEN=0x00; /禁止数字输入 void init_AD12() ATD0CTL1=0X20; /10位精度 ATD0CTL2=0XC0; /自动清除标志位 ATD0CTL3=0X98; /转换序列5 ATD0CTL4=0x0F; /采样时间4周期,AD时钟8MHz ATD0CTL5=0X30; /连续,多通道转换 ATD0DIEN=0X00; /禁止数字输入void RD_TSL(void) byte i=0,tslp=0; TSL_CLK=1;/起始电平高 TSL_SI=0; /起始电平低 Dly_us(); /合理的延时 TSL_CLK=0;/下降沿 TSL_SI=1; /上升沿 Dly_us(); /合理延时 TSL_CLK=1;/上升沿 TSL_SI=0; /下降沿 Dly_us(); /合理延时 for(i=0;i128;i+) TSL_CLK=0;/下降沿 Dly_us(); /合理延时 while(!ATD0STAT0_SCF);/等待转换结束 ADVtslp=ATD0DR0L; /AD采集 +tslp; TSL_CLK=1;/上升沿 Dly_us(); /合理延时 void main(void) int i,j,k,D_value1,D_value2; PLL_Init(); /SetBusCLK_32M(); AD_Init(); /init_AD12(); PWM_Init(); DDRA_DDRA0=1; DDRA_DDRA1=1; DDRP=0XFF; PWME=0XFF;EnableInterrupts; for(;) /_FEED_COP(); /* feeds the dog */ RD_TSL(); for(i=0;i128;i+) if(ADVi0;j-) if(tablej=0) break; D_
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 2025年国家开放大学(电大)《微观经济学案例分析与政策制定》期末考试备考试题及答案解析
- 2025年国家开放大学《机械工程》期末考试备考试题及答案解析
- 2025年国家开放大学(电大)《互联网金融与风险控制》期末考试备考试题及答案解析
- 四年级数学下册教学设计详细版
- 电功与电功率实验教学教案范例
- 2024-2025学年广东省广州市八区高一下学期期末联考英语试题(解析版)
- 2025至2030中国高等职业教育行业市场发展分析及建设模式与投资报告
- 2025年国家开放大学《宏观经济学(硕士)》期末考试备考试题及答案解析
- 2025年国家开放大学(电大)《计算机图形学》期末考试备考试题及答案解析
- 2025-2030光纤法珀传感器在高温环境监测中的技术适应性报告
- 2025国家开放大学电大《古代汉语》形考任务123答案
- 2025年上海市职业院校技能大赛思想政治教育课程教学能力比赛方案、教学能力比赛方案
- 医疗中心北欧设计理念与实践
- GB/T 45355-2025无压埋地排污、排水用聚乙烯(PE)管道系统
- 2025年全国硕士研究生入学统一考试 (数学二) 真题及解析
- 计算机保密安全教育
- 三字经全文带拼音(打印版)
- 艾滋病梅毒乙肝课件
- 中小学教师职称评审讲课答辩英语学科全英答辩题目汇编(带汉语翻译)
- 2025年化工分析工(高级)考试题库(含答案)
- 汽车4S店客户投诉培训
评论
0/150
提交评论