Timer模块应用实例.doc_第1页
Timer模块应用实例.doc_第2页
Timer模块应用实例.doc_第3页
Timer模块应用实例.doc_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

Timer模块应用实例输入捕捉(IC)编程步骤:初始化函数TIOS-选择工作方式为ICTCTLx-设置对应位输入捕捉的方式(x=3、4,高位是3,低位是4)TSCRx-控制寄存器设置,包括工作使能、确定工作方式(x=1)、中断允许、预分频TIE-中断使能中断函数清除标志位-TFLG1处理函数【例程3】/-/功能说明:利用PP3通道产生40Hz,占空比为50%的方波/ 利用PT0采集方波的个数,并在PB口显示/程序设计:电子设计吧/设计时间:2010.01.13/-/#include /* common defines and macros */#include /* derivative information */#pragma LINK_INFO DERIVATIVE mc9s12dg128bunsigned int Input_Num;/-时钟初始化-/void PLL_Init(void) /PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1) /锁相环时钟=2*16*(2+1)/(1+1)=48MHz REFDV=1; /总线时钟=48/2=24MHz SYNR=2; while(!(CRGFLG&0x08); CLKSEL=0x80;/-通道0输入捕捉初始化-/void ECT0_Init(void) TSCR2=0x06; /禁止溢出中断,分频系数64(24/64MHz) TIOS_IOS0=0; /通道0为输入捕捉 TCTL4=0x01; /捕捉上升沿 TIE_C0I=1; /通道0输入捕捉中断允许 TSCR1=0x80; /使能定时器 /-PWM通道3初始化程序-/void PWM_Init(void) PWME_PWME3=0x00; / PWW is disabled 禁止 PWMPRCLK=0x33; / 0b0011 0011 A=B=24M/8=3M 时钟预分频寄存器设置 PWMSCLA=150; / SA=A/2/150=10k 时钟设置 PWMSCLB=150; / SB=B/2/15 =10k 时钟设置 PWMCTL=0x00; / no concatenation 控制寄存器设置 PWMCLK_PCLK3=1; / PWM3-SB 时钟源的选择 PWMPOL_PPOL3=1; / Duty=High Time 极性设置 PWMCAE_CAE3=0; / left-aligned 对齐方式设置 PWMPER3=250; / Frequency=SB/250=40 周期寄存器设置 PWMDTY3=125; / Duty cycle = 50% 占空比寄存器设置 PWME_PWME3=1; / enable 使能/-主函数-/void main(void) PLL_Init(); PWM_Init(); ECT0_Init(); DDRB=0XFF; PORTB=0X00; EnableInterrupts; for(;) /* wait forever */ /* please make sure that you never leave this function */-转速计算:-/智能车转速子函数/-/ #pragma CODE_SEG NON_BANKED /定时器通道0输入捕捉中断 void interrupt 8 Timer0_Onput(void) TFLG1_C0F=1; /清中断标志位 Input_Num+; PORTB=Input_Num; if(Input_Num=255) Input_Num=0; 输出比较(OC)编程步骤:初始化函数TIOS-选择工作方式为OCTCx-通道x的OC寄存器赋初值,经过N秒后进入第一次中断TCTLx-设置对应位输入捕捉的方式(x=1、2,高四位是1,低四位是2)TSCRx-控制寄存器设置,包括工作使能、确定工作方式(x=1)、中断允许、预分频TIE-中断使能中断函数清除标志位-TFLG1重新赋初值TCx【例程4】/-/功能说明:利用PT0的输出比较功能,定时进入中断/ 利用PORTB显示定时的时间/程序设计:电子设计吧/设计时间:2010.01.15/-/#include /* common defines and macros */#include /* derivative information */#pragma LINK_INFO DERIVATIVE mc9s12dg128b/利用定时器输出比较功能产生定时中断/-变量定义-/static unsigned int waittime = 0;/-时钟初始化-/void PLL_Init(void) /PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1) /锁相环时钟=2*16*(2+1)/(1+1)=48MHz REFDV=1; /总线时钟=48/2=24MHz SYNR=2; while(!(CRGFLG&0x08); CLKSEL=0x80;/-定时器初始化-/void ECT0_Init(void) TIOS=0x01; /定时器通道0设置为输出比较 TC0=0x00ee; /赋初值,当TCNT从0计数到此值时第一次进入中断 TCTL2=0x02; /其他七路与定时器断开 执行的动作时:0通道输出清零 TSCR2=0x86 /溢出中断禁止 24M/64=2.67微秒,计一个数用2.67微秒 TSCR1=0x80; /使能定时器 TIE=0x01; /通道0输出比较中断允许/-主函数-/void main(void) PLL_Init(); ECT0_Init(); DisableInterrupts; DDRB=0xff; PORTB=0x00; for(;) EnableInterrupts; /-中断函数处理-/#pragma CODE_SEG NON_BANKEDvoid interrupt 8 Timer0_ISR(void) /8为定时器通道0的中断标号 unsigned int m; TFLG1

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论