系统循环码的编译码电路.ppt_第1页
系统循环码的编译码电路.ppt_第2页
系统循环码的编译码电路.ppt_第3页
系统循环码的编译码电路.ppt_第4页
系统循环码的编译码电路.ppt_第5页
已阅读5页,还剩14页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第五节系统循环码的编译码电路 一 除法电路系统循环码的编码是将信息多项式m x 乘以xn k 再除以生成多项g x 把所得余式r x 与xn km x 模2加 便得到码字c x xn km x r x 译码时用接收码字去除以生成多项式g x 判余式是否为零 由此可见 无论编码还是译码 都要进行多项式的除法运算 求余式 n k级编码器有两种 一种是g x 的乘法电路 另一种是g x 的除法电路 前者主要利用方程式C x m x g x 进行编码 但这样编出的码为非系统码 而后者是系统码编码器中常用的电路 这里我们只介绍系统码的编码电路 二元域上多项式的除法运算 可以用多项式运算 也可以用与多项式对应的二进制序列运算 例如 生成多项式g x x3 x 1生成 7 4 系统循环码时 对信息多项式m x x3 x2 x 1的编码和对它生成的码字进行译码的除法运算用可以二进制序列计算 由生成多项式g x 1 x3 0 x2 1 x 1得到除数 1011 由信息多项式m x 1 x3 1 x2 1 x 1得到被除数 1111 在运算中 当被除数或中间余数的位数不小于除数位数n k 1时 若被除数或中间余数的最高位为1 则商取1 同时将被除数或中间余数的前面n k 1位与除数的n k 1位模2加 得另一中间余数 若被除数或中间余数的位数不小于除数位数n k 1 但最高位为0 则商取0 同时将被除数或中间余数的前面n k 1位模2加与除数的n k 1个0位 得新的中间余数 直到最高位是1 重复前面运算过程 当中间余数位数等于n k时 运算结束 这个中间余数就是最后的余数 多项式的除法运算 还可以用反馈移位寄存器实现 当除式g x 为n k次多项式时 完成除法运算的电路见图3 3 称为除法电路 只要除式g x 被确定 与它对应的除法电路也唯一地被确定 二 系统循环码的译码电路按照图3 3 当g x x3 x 1时可以构成图3 4所示的除法电路 这种除法电路的被除数从移位寄存器的低端输入 所以称它为低端输入除法电路 被除数为1111111 它在低端输入除法电路中的运算过程如表3 5所示 该除法电路完成的除法运算 与前面竖式所做的除法运算一样 前三个移位节拍 将被除数的高三位逐位移入移位寄存器 因为这是被除数的位数小于n k 1 4 高端始终输出为0 从第4个节拍开始 移位寄存器的高端开始输出商 寄存器中则留下运算过程的中间余数的高三位 到第七个节拍时 被除数全部输入电路 三个寄存器中留下最后的余数000 综上可知 当被除数是n位二进制数时 低端输入除法电路要经过n次移位运算得到最后余数 如果接收端按生成多项式g x 构成低端输入除法电路 并把从信道中接收的码字按接收节拍逐位送入除法电路 那么当n位码元接收完后 除法电路中寄存器状态便是接收码字除以生成多项式之后的余式 即伴随式 这时 低端输入除法电路完成了译码运算 从理论上讲 低端输入除法电路也可以完成编码除法运算 这时被除数为1111000 电路除法运算过程如表3 6所示 综上可知 当被除数是n位二进制数时 低端输入除法电路要经过n次移位运算得到最后余数 如果接收端按生成多项式g x 构成低端输入除法电路 并把从信道中接收的码字按接收节拍逐位送入除法电路 那么当n位码元接收完后 除法电路中寄存器状态便是接收码字除以生成多项式之后的余式 即伴随式 这时 低端输入除法电路完成了译码运算 综上可知 当被除数是n位二进制数时 低端输入除法电路要经过n次移位运算得到最后余数 如果接收端按生成多项式g x 构成低端输入除法电路 并把从信道中接收的码字按接收节拍逐位送入除法电路 那么当n位码元接收完后 除法电路中寄存器状态便是接收码字除以生成多项式之后的余式 即伴随式 这时 低端输入除法电路完成了译码运算 三 系统循环码的编码电路图3 5为g x x3 x 1对应的高端输入除法电路 它仍由生成多项式g x 唯一地确定 如果被除数为信息序列1111 即m x x3 x2 x 1 当信息序列送入该除法电路时 除法电路的运算过程如表3 7所示 这时电路经过四次移位运算得到余式111 比较表3 6和表3 7 低端输入除法电路先要将被除数逐位移入n k个移位寄存器 在第n k 1个节拍 才从电路高端输出商的第一位 而高端输入除法电路的被除数从高端输入 第一个节拍就可以从高端的模2加法器输出商 相当于把运算提前了n k个节拍 因此只要k个节拍就完成运算 另外 低端输入除法电路和高端输入除法电路在运算原理上时不同的 后者的运算过程不能直接从除法算式中理解 用高端输入除法电路完成编码运算时 只需将k位信息码元在向信道发送的同时 也送入除法电路 当k位信息位发送结束时 k次运算同时完成 在除法电路中便得到信息位对应的余数 再把信息的余数紧跟信息位发向信道 就保证了一个码字中的n位码元向信道发送是不间断的 同理 也可以使码字与码字之间的发送也是连续的 在计算机通信中 可以直接用串行接口电路

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论