微电子学前沿问题.ppt

2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 1 DSM VDSM与纳米尺度IC设计 SOC是DSM VDSM与纳米尺度IC精确的模型统一的物理设计方法纳米 90nm 尺度IC设计方法超越传统金属 介质系统的互连线新概念 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 2 SOC是DSM VDSM与纳米尺度IC SOC的特点一定是采用深亚微米 超深亚微米 DSM VDSM 工艺制造的 通常DSM指 0 5 m 而VDSM指 0 18 m 而纳米尺度指 0 1 m 100nm SOC要求面积小 密度高 速度快 性能高 电压 功耗低 可靠性高 其中性能是核心精确的模型器件模型逻辑元件模型互连线模型统一的物理设计方法纳米 90nm 尺度IC设计方法 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 3 精确的模型 用于SPICE模拟的精确器件模型DSM VDSM下的问题器件中原来的次要 二级 效应成为一级效应短 窄沟效应 DIBL等强场效应 热载流子 速度饱和等衬底杂质非均匀分布 器件结构变化源漏寄生电阻亚0 1微米效应 栅耗尽 速度过冲 量子效应等一维模型成为二 三维模型实验发现 不同几何尺寸 W L 器件的电学特性也不相同射频 RF 模拟电路要求非常精确的模型工业标准电路模拟器STAR HSPICE所用的模型 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 4 BSIM短沟绝缘栅场效应晶体管 BerkeleyShort channelIGFET 模型基于准二维分析 考虑了DSM VDSM尺寸器件的各种效应 是新发展起来的基于物理机理的模型版本进化BSIM3V3 2 6 16 1998BSIM3V3 2 4 1 1 2002BSIM3V3 3 7 29 2005BSIM4 3 0 5 9 2003 适于亚0 1微米MOS器件 以及BSIMSOI3 1 1 2 28 2003BSIM4 5 0 7 29 2005实例 TSMC0 18 mCMOS器件的BSIM3 SPICE模型PMOS NMOS各12个Level 49模型W范围4个 101 10 1 10 1 1 3 1 3 0 6 0 6 0 22 mL范围3个 21 1 2 1 2 0 5 0 5 0 18 m工艺偏差各分三种 Typical Fast Slow每个模型163个参数共72个模型 总计11 736个参数 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 5 BSIM模型的演化CMC CompactModelCoucil 组织1995年3月由TI IBM Hitachi Infineon AMD Motorola等公司发起 现有23个大公司成员旨在促进电路模拟用器件紧缩模型的发展与标准化 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 6 器件模型新进展 0 1微米 射频 低压低功耗BSIM4 UCBerkeleybyChenmingHu MansunChan Xuemei Jane Xi KanyuM Cao HuiWan WendongLiu XiaodongJin JeffOuMOS9 11 PhilipsReserchLaboratoriesbyD B M Klaassen R vanLangevelde A J ScholtenEKV SwissFederalInstituteofTechnologybyChristianEnz FrancoisKrummenacher EricVittozHiSIM Hiroshima 广岛 University STARCbyM Miura Mattausch H Ueno 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 7 射频 RF 下的器件模型RF MOSFET的性能fT 增益带宽Ga 增益NF 噪声系数 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 8 准静态 QS 模型到非准静态 NQS 模型QS忽略了沟道电荷建立需要时间NQS采用沟道电荷弛豫时间方法 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 9 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 10 QS与NQS模拟比较 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 11 射频下MOSFET等效电路 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 12 射频无源元件片上电感 CMOS衬底射频损耗导致低Q值 两种压焊线 bondwire 电感 0 1 4nH Q值 50 2GHz 容差 20 平面螺旋电感 planarspiral 100nH Q值 10 自谐振问题严重 占用面积大缺乏电感普适性模型 当前只有经验性模型 满足高准确度的要求片上电容构成方法栅电容 单位面积电容值最大 必须工作于强反型区 线性范围有限金属 绝缘体 金属 MIM 电容 它具有很好的线性范围多晶硅 氧化层 多晶硅 POP 结构的平行板电容集成变容管 二极管型调节范围典型值为10 反型模式可调节范围仍受限于源漏寄生电容 积累模式可调节范围可以达到30 栅控模式可调节范围可达53 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 13 用于逻辑模拟的精确元件模型常规的延时模型 Td total Td intrinsic kCload采用线性的负载电容关系DSM VDSM下的问题逻辑元件延时与负载电容呈非线性关系与输入信号变化斜率 ISM 有关 Ttotal f ISM Cload 解决办法新的延时模型采用4x4矩阵表 线性内 外插方法实例 全加器模型 共48个4x4矩阵 768个参数输入a b c 输出本位和s 进位co延时关系对a与s间的延时关系有8种情况a b c排列组合3种每种4x4矩阵表对s c两个独立输出的延时共48个4x4矩阵 768个参数 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 14 用于布线后仿真的精确互连线模型DSM VDSM下的问题一维模型 二 三维模型集总电容模型 RCL传输线的RC树型分布网模型接触电阻和源漏电阻 注入 扩散区成为高阻区金属线覆盖电容和边缘电容 平行板电容模型精度差解决方法采取逐线提取 net by netextraction 全3D场方程解法对于初始提取得到的复杂RC网络约简提高提取速度用与直接制造 测试数据比较的方法进行校准 以保持 5 的精度在互连线延时占优势的情况下 不仅SOC设计 验证 而且功耗 时序 信号完整性与可靠性分析都需要互连线信息的精确 快速提取 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 15 统一的物理设计方法 DSM VDSM工艺下互连线延时占优势的基本事实震撼了传统的设计方法问题传统设计过程划分为前端网表设计和后端物理设计互连延时只有在后端物理设计的布局 布线完成后才能精确知道 则在前端网表设计时缺少主要的延时信息当后端物理设计不能满足时序要求时很难预料前端设计的改进方向前后端设计脱节产生的盲目性导致了设计迭代次数增加 甚至造成迭代过程不收敛 convergency closure 的致命问题布局 布线稳定性的概念网表变化时 版图变化不剧烈设计迭代可收敛在设计初期就能对互连拓扑关系尽量精确地模型化 以布局规划 Floor planning 为代表的物理综合成为SOC设计关键将对互连有关键影响的物理特性融入到前端设计中 保持时序在整个设计流程中的精确性与一致性 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 16 物理综合方法初始输入高层次网表 RTL模块为空 硬IP的时序和物理模型 高层次设计约束 I O布局黑盒子规划初始布局 空RTL模块 其时序与面积由用户根据快速特性模型预估 硬IP模块电源总线规划 为更精确地预见整体设计设计规划总体布线器快速粗布顶层布线网 并预估模块间互连延时 发现时序与布线拥挤问题时及时调整模块划分 重复迭代寄生参数提取对顶层线网生成精确延时模型 传给设计预算器预算器产生每个模块的物理可知的综合约束输出 初始布图 初始顶层电源规划 各模块初始综合约束 初始顶层布线RTL规划写出RTL模块 由RTL预估器根据综合约束生成预估门级网表基于这一更精确的RTL描述布局布线 调整迭代 产生延时模型输出 各模块的 全定制 线负载模型 细化调整的整体布局和物理设计 调整后的各模块设计预算 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 17 门级规划由各模块 全定制 线负载模型和调整后的各模块设计预算对每个RTL模块再综合 并行 生成最后网表对每个RTL模块详细布局布线 并行 产生RTL模块和整个芯片的时钟树发现时序问题 调整单元 管脚 改权重 布图拓扑结构 对问题大的模块重新综合发现布线拥挤问题 除上述方法外 顶层重新布线输出 最后的整体布局 管脚分布和顶层布线 各模块门级网表和详细布局 时钟树综合结果 缓冲器分配布线与物理设计在门级规划基础上 完成各RTL模块最后布线 只需细微优化 调整门的大小 插入缓冲器等 即可解决布线后发现的时序问题 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 18 纳米 90nm 尺度IC设计方法问题 设计实现纳米尺度IC 开始于互连 也结束于互连互连占优势Al SiO2 0 25 mCu low 0 13 m90nm时 互连延时会占总延时的75 互连延时性质变化信号完整性 SI 电源线网压降 IRdrop 90nm设计的时序分析若不包括SI IRdrop将是没有意义的 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 19 SI与IRdrop问题交叉耦合 crosscoupling 寄生电容 从与地线耦合 与线长成比例 扩展到与邻线耦合 不再与线长成比例 邻近线间电容交叉耦合导致延时不规律地变化右图为0 18 m工艺下 线距为1x和2x的变化例子 1x时 1mm线长 30 3mm线长 80 60 电源线网的压降 IRdrop 电源 地 PG 线网的电阻产生IRdrop 随特征尺寸减少而迅速增加电源电压因IR压降从1 7V降到1 6V会引起50 以上的延时变化有研究表明 0 18 m的设计仅因这一额外的IRdrop问题导致20 设计在首次投片失败 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 20 持续收敛方法传统的线性设计流程不再有效 需要新的设计策略布局规划是不够的物理综合是不够的纳米设计方法 持续收敛技术每日虚拟出带 virtualtape outeveryday 方法初始全芯片设计表示 硅虚拟原型 SiliconVirtualPrototype SVP SVP并发地处理设计和可制造性的所有问题每天通过虚拟出带看到朝着最终目标可预测 可测量的系统进展 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 21 硅虚拟原型 SVP 是持续收敛方法的关键它必须是一个足够接近于出带质量的全芯片实现其迭代速度足够快 以便尝试不同方式的实现是一个集成了所有EDA工具的通用设计平台 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 22 对层次化与高容量flat能力支持的需求层次化 面对 1billion器件的SOC设计必须层次化高容量flaten能力 模块规模 10M器件 希望不采用嵌套 开销 优化限制 方法纳米布线需要 在初始 最终阶段都重要考虑物理的布线 Physical awareRouting 考虑制造的布线 Manufacturing awareRouting 复杂设计规则 铜制程 多通孔 变宽度 间距布线 天线效应 光学邻近效应修正 OpticalProximityCorrection OPC 与相移掩模 PhaseShiftMask PSM 大量布线能力与性能 10M门 日 并发寻址寄生参数提取 静态时序分析 STA 和信号完整性分析 SI 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 23 纳米IC设计物理分析需要所见非所得 Whatyouseeisnotwhatyouget 需要纳米级的精确分析工具寄生参数提取 单元模型应当是instance specific延时计算 考虑动态延时信号电迁移 Cu制程也有电迁移 包括AC 300MHz DC引起的电迁移电源网格分析 PG网占总连线约三分之二 要考虑IR和EM电感 与SI密切相关 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 24 小结 纳米尺度IC设计技术问题 多数与互连线相关设计尺寸与复杂性 是层次化设计 则与互连线相关需解决 设计能力 提早的精确分析 层次化管理基于SI和IR的定时 与互连线相关精确定时需要 实际的连线 先进的互连线模型 复杂的物理分析IRdrop 电源 地网设计 与互连线相关需解决 性能与抗噪 PG网抗电迁移的稳健性 降低功耗 漏电等问题串扰与电感 与互连线相关需解决 串扰引入的噪声 SI 电感引入的效应 互连线串扰 PG网振铃 电迁移 EM 与互连线相关需解决 电子风引起的金属空洞与堆积 互连线自热效应数字 模拟集成 50 的SOC含A MS 与互连线有些相关 somewhat 功耗 与互连线有些相关 somewhat 系统信号传输 考虑封装 与互连线相关制造规则 铜互连 CMP EUV光刻 天线效应等导致复杂设计规则 与互连线相关成品率优化 设计中值技术取代工艺角方法 与互连线相关 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 25 超越传统金属 介质系统的互连线新概念 新概念设计选择 通过设计修改全局互连 方法 工具 异步 取消全局互连 封装中间互连 将部分性能要求高的互连移到封装 seaofleads 成本 可靠性问题3D互连 认为是获得高密度封装与互连最有效方法 多层叠放 3D集成repeater达到减少全局互连延时 散热问题RF 微波互连 片上局域网 LANonaChip 成本 面积 功耗 新系统架构问题光互联 认为是解决全局互连的主要选择 光信号 设计工具问题其他方法 纳米管 自旋耦合 分子互连等 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 26 说明全局互连线用插入重复器 repeater 减少延时确定全局互连线长 宽确定插入重复器 反相驱动器 的数目确定驱动器的晶体管尺寸存在反相器链晶体管尺寸的优化问题 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 27 3D IC互连 文献报道的三种方法 a Saraswat b Neudeck c Antoniadis 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 28 RF 微波互连共平面波导 CPW coplanarwaveguide 微带传输线 MTL microstriptransmissionline 芯片间通信是通过在MCM内的微型无线局域网 M WLAN 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 29 用于互连的硅微光学 SiliconMicro photonics 硅微光学可能是解决进入纳米尺度SOC互连的主要途径光学元件光产生 例如 硅 铒激光二极管 Si ErbiumLED 光传播 例如 Si SiO2光纤光探测 例如 Si Ge探测器 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 30 优点将互连线LRC引起的延时最小化提供精确的时钟分布与系统同步大大减少因互连线引起的功耗大大改善因互连线引起的串扰 电压隔离 阻抗匹配 管脚电感等问题 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 31 SOC设计 验证与IP复用 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 32 软硬件协同设计方法 软硬件协同设计 HW SWCo design 的主要内容系统的划分 Partitioning 理论与技术硬件系统和软件系统的评估函数 划分算法两个层次 软件与硬件的功能划分 各自内部功能的划分软硬件协同分析 验证 理论和技术 和测试方法软硬件的生成与优化 综合的理论与技术 主要设计步骤系统建模数据流图 DFG 适于DSP系统有限状态机 FSM 适于控制为主系统通信顺序处理 CSP 程序状态机 PSM 适于控制 数据为主系统 软件应用VHDL Verilog 硬件与某些软件应用 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 33 系统方案评估性能硬件 速度或数据率 芯片尺寸 可测试性 功耗等软件 执行时间 程序 数据 存储器的尺寸 流水作业性等成本 经费成本 设计人力成本等迅速产生对系统的一系列软硬件划分方案以供选择优化的划分方案准备工作 定义目标粒度 选择设计标准 选择评估模型 定义衡量划分质量的单一成本值寻找大量可能划分的一个优化的子集协同综合软件综合 用传统的编译器把复杂描述转换为传统软件程序硬件综合 高层综合 算法级综合 行为级综合 系统级综合RTL综合 包括顺序综合 逻辑综合 工艺映射协同模拟 RTL 硬 指令集 软 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 34 SystemC与OSCI1999年9月27日成立开放SystemC促进会 OSCI OpenSystemCInitiative 主要的发起单位有Synopsys CoWare Frontier VSIA等50多个EDA 系统和IC公司SystemC是近年来发展的一种基于C C 风格的 有利于系统级IP建模与交换的系统描述语言旨在建立推动SOC设计产业的 具有互操作性的工具平台它并不用特殊的语言结构扩展C C 而是采用建立C 类型库的方法 仍然使用ANSI C 编译器 包括一个C 类型库和一个小巧的模拟器内核OSCKit和授权目的 互操作性源码修改 成员共享商用授权通过代理 统一的SystemC语言 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 35 SystemC架构Core仅提供一小组constructs 建立与硬件结构化描述 并发 通信 同步等有关的描述模型 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 36 SystemC克服C C 不具并发性 无时间概念 缺少硬件类型的通信 重启动和多数据种类模块 SC MODULE 是结构化 层次性实体 内部可含其他module或进程 process 模块的constructor是SC CTOR进程 PROCESS 非层次性 由敏感信号引发 有三种方法 SC METHOD 无自己的执行线程线程 SC THREAD 有自己的执行线程时钟线程 SC CTHREAD 必须同时指定时钟 敏感信号即时钟端口 PORT 单 双向信号 SIGNAL分辨 resolved 信号 sc signal rv 具有多个驱动源 须接分辨端口非分辨 unresolved 信号时钟 SC CLOCK 按时序正确模拟硬件的并发事件多种数据类型 sc bit sc logic sc int sc uint sc bigint sc biguint sc bv sc lv sc fixed sc ufixed sc fix sc ufix 等基于周期 cycle based 的模拟内核 可以实现快速模拟支持多种抽象级别 系统级 算法级 RTL等通信协议 提供多种通信语义义以在不同抽象级别描述SoC和系统I O协议 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 37 描述D触发器的例子最新版本 SystemC2 0 1 2001年 作者Synopsys Inc StanY Liao etc CoWare Inc HarishSarin etc VHDLLibraryieee Useieee std logic 1164 all EntitydffisPort clock instd logic Din instd logic Dout outstd logic Enddff ArchitecturertlofdffisBeginProcessBeginWaituntilclock eventandclock 1 Dout din Endprocess Endrtl VerilogModuledff din clock dout Inputdin Inputclock Outputdout Regdout Always posedgeclock Dout din Endmodule SystemC dff h include systemc h SC MODULE dff Sc indin Sc inclock Sc ioutdout Voiddoit Dout din SC CTOR dff SC METHOD doit Sensitive pos clock 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 38 SOC的设计任务与流程要求系统级厂商与半导体厂商更加密切的结合 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 39 需要统一的语言 统一的C C 语言风格 使工业界能够实现系统级IP的模型建立与交换可互操作的工具构架的建立 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 40 采用统一的SystemC设计方法 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 41 系统级HW SW协同设计 功能块产生 系统集成 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 42 SOC的高复杂性使验证成为设计的主要任务传统模拟验证方法的问题需要合理而充分地选取输入激励图案不完备 incompleteness 不能完全保证正确性模拟时间太长 占据50 以上工作量模拟结果需要手工比较解决方法 快速与完备性验证静态验证 STVorSTA StaticTimingVerificationorAnalysis FV FormalVerification 快速模拟 CBC CycleBasedSimulation NCC NativeCompiledCodeSimulator 硬件仿真 HardwarePrototype 并行与分布式处理 SOC验证问题 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 43 静态时序分析 STA 方法 将整个设计分成路径集合 计算每个路径的延时 检验是否违反时序要求优点 覆盖所有路径 不需要输入激励图案 速度比传统的动态时序模拟方法快若干数量级倍 因而具有几百万门规模的分析能力 它还可以给出充分的时序违反报告缺点 仍然是不完备的验证 需要采用形式验证方法进行功能等价性检验形式验证 FormalVerification 方法优点从数学上完备地验证电路实现对设计规范的符合性或正确性用数学方法直接比较验证 不需要输入激励图案可以进行从系统级到门级验证 速度快 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 44 形式验证种类等价性验证 两个方案的等价性 用于低层次验证 已有商品化工具性质验证 验证方案是否满足用户给定的某些规则或性质 用于高层次验证 尚不成熟模型判别 ModelChecking 把要验证的时序电路抽象为有限状态机 FSM 模型 用计算树逻辑 CTL 时态语言描述规则或性质 采用状态机分析或态空间搜索验证符合性语言包含 LanguageContainment 验证两个自动机方法间的语言包含关系符号轨迹求值 SymbolicTrajectoryEvaluation 用符号变量代替传统模拟方法中的确定布尔值 一个周期就可得到所有可能的输出结果 只适于组合电路 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 45 采用符号模型验证 SMV 方法 通过电路态空间穷尽搜索确认系统规范用二叉决策图 BDD 建立FSM模型表示电路 BDD是一个有向无环图 电路可以用有序节点 逻辑值边的集合 有序BDD表示用CTL时态语言描述规则或性质 包括A All E Exist 两种路径量词 G Global X Next F Final U Until 四种时态操作符 组合得到八种CTL时态操作符 Exf E fUg EGf AXf EFf AFf AGf A fUg 符号模型判别 TemporalLogicModelCheck 计算FSM模型的合法状态空间S 计算满足待验证的CTL性质的状态集合T 然后比较是否有T S 若态s S但s T 则说明电路有些态不满足待验证性质 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 46 智权 IP 模块与设计复用 SOC设计是基于IP的嵌入式设计 uPDSPMemoryI OSpecialtyControlAnalogRF 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 47 IP模块的属性芯片系统组成MCU核 DSP核 Memory核 总线与接口模块模拟电路 RF处理器 数字模拟混合信号电路嵌入式软 硬件IP模块由相应模块的专家完成 通过授权的技术转移被用到芯片系统中IP模块必须具有可复用特征有软件 固件 硬件三种形式硬核 Hardcore 经投片验证的版图 代价最高 可重复使用性最低 IP商提供的在特定工艺下的版图级模块 系统商不能进行任何改动 相当于库单元 则IP商的知识产权可完全得到保护软核 Softcore 可综合RTL模型 可重复使用的灵活性最高固核 Firmcore 带有布局规划信息的逻辑门级网表 IP商提供的与工艺无关的RTL代码或门级网表 系统商可根据需要改动 灵活性大 但IP商的知识产权不易得到保护 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 48 2020 3 26 信息时代的微电子科技与系统芯片设计的若干关键问题陈弘毅 49 IP设计方法及在SOC设计中的应用SOC设计是基于IP的嵌入式设计 关键技术是设计再利用设计的可重复使用性 可重复综合性 可重复集成性在各个层次上使用IP模块IP设计方法及在SOC设计中的应用IP模块的设计 包括IP模块的确定和定义 Soft Firm HardCore的标准化模块设计和生成 IP模块的参数化和可复用性研究IP模块的利用 包括IP模块间的通信和接口综合技术 SOC中IP模块的验证 测试和容错技术SOC设计的 IP化 即基于IP的SOC设计技术 包括面向可复用IP模块的系统芯片集成 可靠性设计以及性能优化技术关键IP模块研究与开发主要应用市场为3C领域 合占整个市场需求的90 针对多媒体 数字移动电话 Internet硬件 VCD DVD CD DV