微型计算机技术及应用习题解答戴梅萼

微机原理与接口技 术 教案教案之习题答案之习题答案 与戴梅萼编著的 微型计算机技术及应用 一书配套使用 喻 其 山 2005 年 10 月 18 日 目录 第 1 章微型计算机概述 1 第 2 章8086 微处理器 1 第 3 章8086 的寻址方式和指令系统 7 第 4 章存储器和高速缓存技术 8 第 5 章微型计算机和外设的数据传输 9 第 6 章串并行通信和接口技术 12 第 7 章中断控制器 DMA 控制器和计数器 定时器 19 第 8 章模 数和数 模转换 28 第 9 章键盘和 LED 显示器 30 第 10 章CRT 技术 33 第 11 章打印机接口技术 34 第 12 章软盘 硬盘和光盘子系统 36 第 13 章总线 37 第 14 章主机系统的结构和工作原理 38 第 15 章微型机操作系统 43 第第 1 章章微型计算机概述微型计算机概述 1 1微处理器 微型计算机和微型计算机系统三者之间有什么不同 答 微处理器是微型计算机的核心 是微型计算机的一部分 它是集成在一块芯片上的 CPU 由运算器和控制器组成 微型计算机包括微处理器 存储器 I O接口和系统总线 是微型计算机系统的主体 微型计算机系统包括微型计算机 外设及系统软件三部分 1 2CPU 在内部结构上由哪几部分组成 CPU 应具备哪些主要功能 答 1 CPU 在内部结构上由以下几部分组成 算术逻辑部件 ALU 累加器和通用寄存器组 程序计数器 指令指针 指令寄存器和译码器 时序和控制部件 2 CPU 应具备以下主要功能 可以进行算术和逻辑运算 可保存少量数据 能对指令进行译码并执行规定的动作 能和存储器 外设交换数据 提供整个系统所需要的定时和控制 可以响应其他部件发来的中断请求 1 3累加器和其他通用寄存器相比 有何不同 答 许多指令的执行过程以累加器为中心 输入 输出指令一般也以累加器来完成 1 4微处理器的控制信号有哪两类 答 一类是通过对指令的译码 由 CPU 内部产生的 这些信号由 CPU 送到存储器 I O 接口电路 和其他部件 另一类是微型机系统的其他部件送到 CPU 的 通常用来向 CPU 发出请求 如中 断请求 总线请求等 1 5微型计算机采用总线结构有什么优点 答 首先是系统中各功能部件之间的相互关系变为各个部件面向总线的单一关系 其次是一个部 件只要符合总线标准 就可以连接到采用这种总线标准的系统中 使系统功能得到扩充 1 6数据总线和地址总线在结构上有什么不同之处 如果一个系统的数据和地址合用一套总线或者合 用部分总线 那么 要靠什么来区分地址或数据 答 1 数据总线是双向三态 地址总线是单向输出三态 2 数据和地址复用时 必须有一个地址选通信号来区分该总线上输出的是地址还是数据 1 7控制总线传输的信号大致有哪几种 答 包括 CPU 送往存储器和 I O 接口的控制信号 如读信号 写信号 中断响应信号 存储器和 I O 接口区分信号等 还包括其他部件送到 CPU 的信号 如时钟信号 中断请求信号 准备就 绪信号等 第第 2 章章8086 微处理器微处理器 2 1总线接口部件有哪些功能 请逐一进行说明 答 1 总线接口部件的功能是负责与存储器 I O 端口传送数据 2 具体讲 总线接口部件要从内存取指令送到指令队列 CPU 执行指令时 总线接口部件要配合执行部件从指定的内存单元或者外设端 口中取数据 将数据传送给执行部件 或者把执行部件的操作结果传送到指定的内存单元或 外设端口中 2 28086 的总线接口部件由哪几部分组成 答 4 个段地址寄存器 CS DS ES SS 16 位的指令指针寄存器 IP 20 位的地址加法器 6 字 节的指令队列 2 3段寄存器 CS 1200H 指令指针寄存器 IP FF00H 此时 指令的物理地址为多少 指向这一物理 地址的 CS 值和 IP 值是唯一的吗 答 1 该指令的物理地址 CS 10H IP 21F00H 2 指向这一物理地址的 CS 值和 IP 值不是唯一的 2 48086 的执行部件有什么功能 由哪几部分组成 答 1 8086 的执行部件的功能是负责指令的执行 2 4 个通用寄存器 AX BX CX DX 4 个专用寄存器 BP SP SI DI 标志寄存器 FLAGS 和算术逻辑单元 ALU 2 5状态标志和控制标志有何不同 程序中是怎样利用这两类标志的 8086 的状态标志和控制标志分 别有哪些 答 1 不同之处在于 状态标志由前面指令执行操作的结果对状态标志产生影响 即前面指令执行 操作的结果决定状态标志的值 控制标志是人为设置的 2 利用状态标志可进行计算和判断等操作 利用控制标志可对某一种特定功能 如单步操作 可屏蔽中断 串操作指令运行的方向 起控制作用 3 8086 的状态标志有 SF ZF PF CF AF 和 OF 计 6 个 8086 的控制标志有 DF IF TF 计 3 个 2 68086 8088 和传统的计算机相比在执行指令方面有什么不同 这样的设计思想有什么优点 答 1 传统的计算机在执行指令时 指令的提取和执行是串行进行的 8086 8088 CPU 的总线接口 部件和执行部件在提取和执行指令时是并行同时工作的 2 8086 8088 CPU 的设计思想有力地提高了 CPU 的工作效率 这也正是 8086 8088 成功的原因 之一 2 7总线周期的含义是什么 8086 8088 的基本总线周期由几个时钟组成 如一个 CPU 的时钟频率为 24MHz 那么 它的一个时钟周期为多少 一个基本总线周期为多少 如主频为 15MHz 呢 答 1 总线周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数 2 8086 8088 的基本总线周期由 4 个时钟周期组成 3 当主频为 24MHz 时 T 1 24MHz 41 7ns T总 4T 167ns 4 当主频为 15MHz 时 T 1 15MHz 66 7ns T总 4T 267ns 2 8在总线周期的 T1 T2 T3 T4状态 CPU 分别执行什么动作 什么情况下需要插入等待状态 TW TW在哪儿插入 怎样插入 答 1 在总线周期的 T1 T2 T3 T4状态 CPU 分别执行下列动作 T1状态 CPU 往多路复用总线上发出地址信息 以指出要寻找的存储单元或外设端口的 地址 T2状态 CPU 从总线上撤销地址 而使总线的低 16 位浮置成高阻状态 为传输数据做 准备 总线的高 4 位 A19 A16 用来输出本总线周期的状态信息 T3状态 多路总线的高 4 位继续提供状态信息 低 16 位 8088 为低 8 位 上出现由 CPU 写出的数据或者 CPU 从存储器或端口读入的数据 T4状态 总线周期结束 2 当被写入数据或者被读取数据的外设或存储器不能及时地配合 CPU 传送数据 这时 外设 或存储器会通过 READY 信号线在 T3状态启动之前向 CPU 发一个 数据未准备好的信 号 于是 CPU 会在 T3之后插入一个或多个附加的时钟周期 TW 3 TW插在 T3状态之后 紧挨着 T3状态 4 插入的 TW状态时的总线上的信息情况和 T3状态的信息情况一样 当 CPU 收到存储器或外 设完成数据传送时发出的 准备好 信号时 会自动脱离 TW状态而进入 T4状态 2 9从引腿信号上看 8086 和 8088 有什么区别 答 8086 有 16 根数据 地址复用总线 8088 只有 8 根 称 AD7 AD0 8086 的第 28 腿为 M 8088 的第 28 腿为 M 为兼容 8080 等 IOIO 8086 的第 34 腿为 S7 8088 的第 34 腿为 BHE 0 SS 2 10在对存储器和 I O 设备读写时 要用到 信号 这些信号在最大模式和最IORIOWMRMW 小模式时分别可用怎样的电路得到 请画出示意图 答 1 最小模式 以 8086 为例 2 最大模式 用 8288 总线控制器来实现 2 11CPU 启动时 有哪些特征 如何寻找 8086 8088 系统的启动程序 答 1 CPU 启动时 有以下特征 内部寄存器等置为初值 禁止中断 可屏蔽中断 从 FFFF0H 开始执行程序 三态总线处于高阻状态 2 8086 8088 系统的启动程序从 FFFF0H 单元开始的无条件转移指令转入执行 2 12CPU 在 8086 的微机系统中 为什么常用 AD0作为低 8 位数据的选通信号 答 因为每当 CPU 和偶地址单元或偶地址端口交换数据时 在 T1状态 AD0引腿传送的地址信号 必定为低电平 而 CPU 的传输特性决定了只要是和偶地址单元或偶地址端口交换数据 则 CPU 必定通过总线低 8 位即 AD7 AD0传输数据 可见 AD0可以用来作为接于数据总线低 8 位 上的 8 位外设接口芯片的选通信号 M IO RD IOR M IO WR IOW M IO RD MR M IO WR MW 2 138086 和 8088 在最大模式或最小模式时 引腿信号分别有什么不同 答 在此两种模式中 只有第 24 31 腿的信号不同 引腿号2425262728293031 最小模式信号INTAALEDEN DT RM IOWR HLDAHOLD 最大模式信号QS1QS0 0 S 1 S 2 SLOCK RQ 1 GT RQ 0 GT 另外 8088 的第 34 腿在最大模式时为高电平 最小模式时为 SS0状态信号 8088 的第 28 腿在 最小模式时为 M 信号 IO 2 148086 和 8088 是怎样解决地址线和数据线的复用问题的 ALE 信号何时处于有效电平 答 1 在总线周期的 T1状态 复用总线用来输出要访问的存储器或 I O 端口的地址给地址锁存器 8282 3 片 锁存 在其他状态为传送数据或作传送准备 地址锁存器 8282 在收到 CPU 发出 的地址锁存允许信号 ALE 后 锁存地址 2 ALE 信号在每个总线周期的 T1状态为有效高电平 2 15信号和 A0信号是通过怎样的组合解决存储器和外设端口的读 写的 这种组合决定了 8086 系BHE 统中存储器偶地址体及奇地址体之间应该用什么信号来区分 怎样区分 答 1 组合情况如下 BHEA0操 作所用的数据引腿 00从偶地址开始读 写一个字AD15 AD0 10从偶地址单元或端口读 写一个字节AD7 AD0 01从奇地址单元或端口读 写一个字节AD15 AD8 01 10 从奇地址开始读 写一个字 在第一个总线周期 将低 8 位数送 AD15 AD8 在第二个总线周期 将高 8 位数送 AD7 AD0 AD15 AD8 AD7 AD0 2 用 A0信号来区分偶地址体和奇地址体 3 当 A0 0 时选中偶地址体 A0 1 时选中奇地址体 2 16RESET 信号来到后 CPU 的状态有哪些特点 答 复位信号来到后 CPU 便结束当前操作 并对处理器标志寄存器 FR IP DS SS ES 其 他寄存器及指令队列清 0 而将 CS 设置为 FFFFH 当复位信号变为低电平后 CPU 从 FFFF0H 单元开始执行程序 2 17在中断响应过程中 8086 往 8259A 发的两个信号分别起什么作用 INTA 答 第一个负脉冲通知外部设备的接口 它发出的中断请求已经得到允许 外设接口收到第二个 负脉冲后 往数据总线上放中断类型码 从而 CPU 得到了有关此中断请求的详尽信息 2 18总线保持过程是怎样产生和结束的 画出时序图 答 1 当系统中 CPU 之外的另一个主模块要求占用总线时 通过 HOLD 引腿向 CPU 发一个高电 平的请求信号 如果 CPU 此时允许让出总线 就在当前总线周期完成时 于 T4状态从 HLDA 引腿发出一个应答信号 对刚才的 HOLD 请求做出响应 同时 CPU 使地址 数据总 线和控制状态线处于浮空状态 总线请求部件收到 HLDA 信号后 就获得了总线控制权 在此后一段时间 HOLD 和 HLDA 都保持高电平 在总线占有部件用完总线之后 会把 HOLD 信号变为低电平 表示现在放弃对总线的占有 8086 8088 收到低电平的 HOLD 信号 后 也将 HLDA 变为低电平 这样 CPU 又获得了地址 数据总线和控制状态线的占有权 2 时序图为 2 198086 系统在最小模式时应该怎样配置 请画出这种配置并标出主要信号的连接关系 答 1 8086 系统在最小模式时的配置是 8086CPU 一片 8284A 时钟发生器一片 8282 地址锁存 器三片 8286 总线收发器二片 2 连接关系为 采样 高阻 T4 TI采样 三态引腿 HLDA HOLD CLK CLK RESET READY ALE BHE A19 A16 AD15 AD0 DEN DT R 8086 CPU 8284A RESET READY 控制总线 8282 3 片 STB 8286 2片 OE T 地址总线 数据总线 BHE 2 20时钟发生器的功能是什么 画出它的线路图 答 1 时钟发生器的功能是 提供频率恒定占空比符合标准的时钟信号 对准备好 READY 和复位 RESET 信号进行同步 2 线路图见书 21 页图 2 7 所示 2 218086 在最大模式下应当怎样配置 最大模式时为什么一定要用总线控制器 总线控制器的输入信 号是什么 输出信号是什么 答 1 8086 在最大模式下的配置是 8086CPU 一片 8284A 时钟发生器一片 8282 地址锁存器三 片 8286 总线收发器二片 8288 总线控制器一片 8259A 中断优先级管理部件一片 2 因为在最大模式下 需要用外加电路来对 CPU 发出的控制信号进行变换和组合 以得到对 存储器和 I O 端口的读 写信号和对锁存器 8282 及总线收发器 8286 的控制信号 8288 总线 控制器就是完成上述这些功能的专用芯片 所以必须用总线控制器 3 总线控制器的输入信号是 来自 CPU 的 状态信息 时钟 CLK 信号 及决定本 2 S 1 S 0 S 身工作方式的信号 IOB CEN AEN 4 总线控制器的输出信号是 用来作为 CPU 进行中断响应的信号 两组读 写控制信号INTA 两个提前的写控制信号 送给地址锁MRDCMWTCIORCIOWCAMWCAIOWC 存器的信号 ALE 送给数据收发器的信号 DEN 和 DT R 2 22在编写程序时 为什么通常总要用开放中断指令来设置中断允许标志 答 因为在复位时 标志寄存器 FR 被清 0 则 IF 0 禁止从 INTR 进入的可屏蔽中断 所以必须 在编写程序时 用指令来设置中断允许标志 2 23T1状态下 数据 地址复用总线上是什么信息 用哪个信号将此信息锁存起来 数据信息是在什么 时候给出的 用时序图表示出来 答 1 T1状态下 数据 地址复用总线上是地址信息 2 用 ALE 信号的下降沿将此地址信息锁存在三片 8282 中 3 数据信息的给出时间分两种 总线读周期时 数据信息在 T3 TW T4中间给出 总线写周期时 数据信息在 T2 T3 TW T4中间给出 4 时序图如下 T1 T2 T3 TW T4 地址 状态 输出 地址 数据 输出 地址 数 据输 入 BHE 输出 2 24画出 8086 最小模式时的读周期时序 答 见书 27 页图 2 11 所示 2 258086 最多可有多少个中断 按照产生中断的方法分为哪两大类 答 1 8086 最多可有 256 个中断 2 按照产生中断的方法分为硬件中断和软件中断两大类 2 26非屏蔽中断有什么特点 可屏蔽中断有什么特点 分别用在什么场合 答 1 非屏蔽中断的特点有 中断请求从 NMI 引腿进入 不受中断允许标志 IF 的影响 非屏蔽中 断只有一个 其中断类型码为 2 BHE S7 A19 S6 A16 S3 CLK AD15 AD0 AD15 AD0 ALE 2 可屏蔽中断的特点有 中断请求从 INTR 引腿进入 只有在 IF 1 时 CPU 才响应该中断 可 屏蔽中断有若干个 其中断类型码可以是 5 255 3 非屏蔽中断用来处理系统的重大故障 如掉电等 可屏蔽中断用在一般外部设备申请的中断 中 2 27什么叫中断向量 它放在那里 对应于 1CH 的中断向量存放在哪里 如果 1CH 的中断处理子程序 从 5110H 2030H 开始 则中断向量应怎样存放 答 1 中断处理子程序的入口地址就是中断向量 2 中断向量放在 0 段的 0 3FFH 区域的中断向量表中 3 对应于类型号为 1CH 的中断向量应放在 00070 00073H 的 4 个单元中 4 若 1CH 的中断向量为 5110H 2030H 则中断向量的存放方法为 00070H 存放 30H 00071H 存放 20H IP 00072H 存放 10H 00073H 存放 51H CS 2 28从 8086 8088 的中断向量表中可以看到 如果一个用户想定义某个中断 应该选择在什么范围 答 应该选择在中断类型码为 32 20H 255 FFH 范围 2 29非屏蔽中断处理程序的入口地址怎样寻找 答 CPU 在响应 NMI 引腿的中断请求时 CPU 并不需要从中断类型码计算中断向量的地址 而是 直接从中断向量表中读取 00008 0000BH 这 4 个单元对应于中断类型 2 的中断向量就行了 CPU 将 00008H 00009H 两个单元的内容装入 IP 而将 0000AH 0000BH 两个单元的内容装 入 CS 于是就转入了对非屏蔽中断处理程序的执行 2 30叙述可屏蔽中断的响应过程 一个可屏蔽中断或者非屏蔽中断响应后 堆栈顶部四个单元中为什 么内容 答 首先在 CPU 的 INTR 引腿上有可屏蔽中断请求输入 且 IF 1 在当前指令执行完后 CPU 发 两个中断响应负脉冲 外设接到第二个负脉冲后 立即往数据线上给 CPU 送来中断类INTA 型码 然后 CPU 取中断类型码 将标志 FR 推入堆栈 清除 IF 和 TF 再将 CS 和 IP 推入堆 栈来保护断点 进入中断处理子程序并执行 最后弹出 IP 和 CS 及标志而中断返回 中断响 应后 堆栈顶部四个单元的内容分别是 IPL IPH CSL CSH 2 31一个可屏蔽中断请求来到时 通常只要中断允许标志为 1 便可在执行完当前指令后响应 在哪些 情况下有例外 答 1 正好遇到 CPU 执行封锁指令时 必须等下一条指令执行完后才响应中断 2 正好执行往段寄存器传送数据的指令 必须等下一条指令执行完后才响应中断 3 执行 WAIT 或串操作指令时 可在指令执行中响应中断 2 32在对堆栈指针进行修改时 要特别注意什么问题 为什么 答 1 必须先修改堆栈段寄存器 SS 的值 接着修改堆栈指针 SP 的值 2 因为 CPU 在修改段寄存器值时不响应中断 待下一条指令执行后才响应中断 这样对 SS SP 的修改是一个完整的过程 否则先修改 SP 后修改 SS 则可能中断响应而分开修改 导致堆栈指针的错误 因此 CS IP FR 进入错误的堆栈区域而破坏该单元的数据或程序 2 33在编写中断处理子程序时 为什么要在子程序中保护许多寄存器 有些寄存器即使在中断处理子 程序中并没有用到也需要保护 这又是为什么 联系串操作指令执行时遇到中断这种情况来回答 答 1 因为中断处理子程序运行时需要使用 CPU 内部的寄存器 这些寄存器的值发生了改变 因 此若不加保护在返回原程序时就修改了断点处的现场 而使程序不能正常运行 2 因为串操作指令允许在执行过程中进入中断 若与串操作有关的寄存器未保护好 中断返回 时串操作指令就不能正常继续运行 而且还有隐含寻址问题 2 34一个可屏蔽中断响应时 CPU 要执行哪些读 写周期 对一个软件中断又如何 答 1 对可屏蔽中断响应 CPU 要执行的读 写周期如下 执行两个中断响应总线周期 并取得中断类型码 执行一个总线写周期 标志寄存器 FR 值入栈 执行一个总线写周期 CS 值入栈 执行一个总线写周期 IP 值入栈 执行一个总线读周期 读取中断处理子程序入口地址的偏移量 IP 执行一个总线读周期 读取中断处理子程序入口地址的段地址 CS 2 若是一个软件中断 则跳过上述第 步 而执行 步 2 35中断处理子程序在结构上一般是怎样一种模式 答 保护中断时的现场 即保护 CPU 各寄存器的值 一般应置 IF 1 来开放中断 以允许级别较高的中断请求进入 中断处理的具体内容 恢复中断时的现场 中断返回指令 2 36软件中断有哪些特点 在中断处理子程序和主程序的关系上 软件中断和硬件中断有什么不同之 处 答 1 软件中断有如下特点 用一条中断指令进入中断处理子程序 并且 中断类型码由指令提供 进入中断时 不需要执行中断响应总线周期 不受中断允许标志 IF 的影响 软件中断的优先级最高 软件中断没有随机性 2 软件中断允许在主程序和中断处理子程序之间传递数据 而硬件中断由于是随机的 所以不 能传递数据 2 37系统中有多个总线模块时 在最大模式和最小模式下分别用什么方式来传递总线控制权 答 1 8086 8088 在最小模式下用总线控制联络信号 HOLD 和 HLDA 来传递总线控制权 2 8086 8088 在最大模式下用总线请求 总线允许信号及释放信号 和 来传递总RQ 0GTRQ1GT 线控制权 2 388086 存储空间最大为多少 怎样用 16 位寄存器实现对 20 位地址的寻址 答 1 8086 存储空间最大为 220 1MB 2 采用分段的方法实现 16 位寄存器实现对 20 位地址的寻址 物理地址 段基址 10H 偏移地址 2 39IBM PC XT 系统中 哪个区域为显示缓冲区 哪个区域用来存放中断向量 在 FFFF0H 到 FFFFFH 单元中存放什么内容 答 1 B0000H B0F9FH 约 4KB 为单色显示器的显示缓冲区 B8000 BBF3FH 约 16KB 为彩色显示 器的显示缓冲区 2 00000H 003FFH 共 1KB 区域用来存放中断向量 3 在 FFFF0H 到 FFFFFH 单元中存放一条无条件转移指令 转到系统的初始化程序 第第 3 章章8086 的寻址方式和指令系统的寻址方式和指令系统 略略 第第 4 章章存储器存储器和高速缓存技术和高速缓存技术 4 1计算机的内存有什么特点 内存由哪两部分组成 外存一般指哪些设备 外存有什么特点 答 1 内存可被 CPU 直接访问 内存的存取速度快 内存的空间大小受到地址总线位数的限制 2 内存由 ROM 和 RAM 两部分组成 3 外存一般指软盘 硬盘 磁带机上的磁带及光盘 4 外存的特点是大容量 所存信息即可修改 又可长期保存 但外存速度慢 要配置专用设备 4 2用存储器件组成内存时 为什么总是采用矩阵形式 请用一个具体例子进行说明 答 1 为了简化选择内存内部单元的地址译码电路及减少译码线数量 2 例如 要组成 1K 字节的内存 若不用矩阵组织这些单元 而是将它们一字排开 就要 1024 条译码线才能实现对这些单元的寻址 译码电路也因此而很复杂 若用 32 32 来实现排列 就只要 32 条行选择线和 32 条列选择线就可以了 因此其译码电路也将变得较为简单 4 3为了节省存储器的地址译码电路 一般采用哪些方法 答 存储器件按矩阵排列 内存按模块结构设计 模块内再进行分组处理 4 4在选择存储器件时 最重要的考虑因素是什么 此外还应考虑哪些因素 答 1 最重要的考虑因素是 易失性 只读性 位容量和速度 2 此外还应考虑 功耗 可靠性和价格等因素 4 5什么叫静态 RAM 静态 RAM 有什么特点 答 1 在电源不断电的情况下 信息一旦写入后不会丢失的 RAM 就叫静态 RAM 2 静态 RAM 的特点有 不需刷新 因此简化了外部电路 但位容量较类似方法设计的动态 RAM 少 且功耗较大 4 6静态 RAM 芯片上为什么往往只有写信号而没有读信号 什么情况下可以从芯片读得数据 答 1 因为在存储器中 当允许信号有效之后 一定是进行读 写操作 非写即读 因此 只用写 信号就可以即控制写操作 又控制读操作 在写操作时 写脉冲发生器送来一个负脉冲WE 作为写入信号 在读操作时 写脉冲发生器不产生负脉冲 而是使端处于高电平 此高WE 电平就用来作为读出信号 2 当芯片允许信号 0 及写信号 1 时 可以从芯片上读得数据 CEWE 4 7在对静态存储器进行读 写时 地址信号要分为几个部分 分别产生什么信号 答 1 地址信号分为三个部分 如 A19 A14 A13 A12 A11 A0 2 例中 A19 A14用来作为模块选择信号 地址译码器判断 A19 A14给出的模块选择信号和本 模块的约定信号是否匹配 如匹配 则再根据或产生内部的模块选择信号 MRDCMWTC A13 A12产生 4 个矩阵的芯片允许信号 A11 A0则作为矩阵内部的行地址和列地址 4 8动态 RAM 工作时有什么特点 和静态 RAM 比较 动态 RAM 有什么长处 有什么不足之处 动 态 RAM 一般用在什么场合 答 1 动态 RAM 工作时需要对其存储的信息定时 约 2ms 刷新一次 因此需要刷新控制电路来支 持 2 动态 RAM 的优点 长处 为 动态 RAM 的位密度高 动态 RAM 的功耗较低 动态 RAM 的 价格低廉 适合于大容量使用 3 动态 RAM 的缺点 不足之处 为 要配置刷新逻辑电路 在刷新周期中 内存模块不能启动 读周期或写周期 4 动态 RAM 一般用在大容量 低功耗场合 4 9动态 RAM 为什么要进行刷新 刷新过程和读操作比较有什么差别 答 1 因为动态 RAM 是利用电容的存储作用来保存信息的 但电容由于放电或泄漏 电荷保存时 间较短 约 2ms 若不及时补充电荷会使存放的数据丢失 因此需定时刷新以补充所需要的 电荷 2 刷新过程是由刷新逻辑电路定时完成的 且每次对所有模块的一行同时刷新 数据不输出 数据总线处于高阻状态 读过程是随机的 每次选中一个存储单元 8 位 且数据输出到数 据总线上 4 10动态 RAM 控制器完成什么功能 Intel 8203 从功能上分为哪两部分 叙述这两部分的工作原理 答 1 动态 RAM 控制器要完成的功能有 刷新定时器产生刷新周期并提供各种时序信号 并对 CPU 的读 写操作及刷新操作进行仲裁 刷新地址计数器提供刷新用的行地址 并通过多路 转换器进行地址切换 2 Intel 8203 从功能上分为 地址处理部分和时序处理部分两个 3 地址处理部分用来处理动态 RAM 正常读 写时的地址信号 正常的行 列地址合用一组地址线 的区分 和刷新过程中的地址信号 区分正常的行地址及刷新周期的行地址 时序处理部分通 过一个基准时钟来产生各种时序 通过一个仲裁器来解决刷新请求和内存正常读 写请求之 间的矛盾 内部有两级同步电路用来对外部请求信号实现同步 4 11ROM PROM EPROM 分别用在什么场合 答 ROM 用在一个计算机系统完成开发以后 容纳不再修改的程序和数据 且批量产量要大的 场合 PROM 用于非批量的场合 EPROM 用于软件或系统的开发阶段及批量很小的场合 第第 5 章章微型计算机和外设的数据传输微型计算机和外设的数据传输 5 1外部设备为什么要通过接口电路和主机系统相连 存储器需要接口电路和总线相连吗 为什么 答 1 因为外设的功能多种多样 对于模拟量信息的外设必须要进行 A D 和 D A 转换 而对于串 行信息的外设则必须转换为并行的信息 对于并行信息的外设还要选通 而且外设的速度比 CPU 慢的多 必须增加缓冲功能 只有这样计算机才能使用这些外设 而所有这些信息转 换和缓冲功能均由接口电路才能完成 2 存储器不需要接口电路和总线相连 3 因为存储器功能单一 且速度与 CPU 相当 因此可直接挂在 CPU 总线上 5 2是不是只有串行数据形式的外设需要接口电路和主机系统连接 为什么 答 1 不是 并行数据形式的外设也需要接口电路和主机系统连接 2 因为 CPU 每次只能访问一个外设 因此并行信息的外设需增加选通功能 才能满足 CPU 的访问要求 必须用接口电路 5 3接口电路的作用是什么 按功能可分为几类 答 1 接口电路的作用就是在外设和 CPU 之间起信息变换和缓冲功能 2 按功能可分为两类 一种是使微处理器正常工作所需要的辅助电路 另一种是输入 输出接口电路 5 4数据信息有哪几类 举例说明它们各自的含义 答 1 数据信息有四类 数字量 模拟量 开关量 脉冲量 2 如键盘 磁带机等就是数字量信息 温度 湿度 压力等转换的电信号就是模拟量 电机的 起停 发光设备的亮灭等都是开关量 计数脉冲 定时脉冲等都是脉冲量 5 5CPU 和输入 输出设备之间传送的信息有哪几类 答 有数据信息 控制信息 状态信息三类 5 6什么叫端口 通常有哪几类端口 计算机对 I O 端口编址时通常采用哪两种方法 在 8086 8088 系 统中 用哪种方法对 I O 端口进行编址 答 1 CPU 和外设进行数据传输时 各类信息在接口中进入不同的寄存器 一般称这些寄存器为 I O 端口 2 有数据端口 控制端口 状态端口三类 3 在微型计算机中通常用两种 I O 端口编址方式 存储器映象寻址和 I O 端口单独寻址 4 在 8086 8088 系统中 用 I O 端口单独寻址方式编址 5 7为什么有时候可以使两个端口对应一个地址 答 因为这两个端口一个是只读端口 一个是只写端口 而 CPU 对一个 I O 端口地址可进行读 写 两种访问 如果将这两个只读和只写端口编为一个地址 则 CPU 对该端口地址读操作对应的 是只读端口 CPU 对该端口地址写操作则对应的是只写端口 互不影响 因此可以使两个单 向的只读和只写端口对应一个端口地址 5 8CPU 和外设之间的数据传送方式有哪几种 实际选择某种传输方式时 主要依据是什么 答 1 CPU 和外设之间的数据传送方式有三种 程序方式 中断方式 DMA 方式 2 主要依据是外设的情况 外设的速度和外设提供信息的方式 5 9无条件传送方式用在哪些场合 画出无条件传送方式的工作原理图并说明 答 1 无条件传送方式只用在对一些简单外设进行操作的场合 如开关 LED 显示等 2 无条件传送方式的工作原理图 见书 203 页图 5 2 所示 在无条件输入时 CPU 执行一条输入指令 使和 M 信号为有效低电平 并对应RDIO 送出该端口地址 因此选中输入缓冲器 打开其三态门 使输入缓冲器的数据经数据总 线送到 CPU 的累加器中 在无条件输出时 CPU 执行一条输出指令 使和 M 信号为有效低电平 并对应WRIO 送出该端口地址 因此选中输出锁存器 将由累加器送到数据总线上的数据打入输出锁 存器中供外设使用 5 10条件传送方式的工作原理是怎样的 主要用在什么场合 画出条件传送 查询 方式输出过程的流程图 答 1 条件传送方式的工作原理是 外设给 CPU 提供一个状态信息 当 CPU 要访问外设时 必须 先检测该状态信息是否合乎要求 不停检测直至合乎要求时才进行 CPU 对外设的访问 2 查询方式主要用在外设较少 数据交换不频繁的非实时系统的场合 3 查询式输出过程的流程图如右 5 11设一个接口的输入端口地址为 0100H 而它的状态端口地址为 0104H 状态口中第 5 位为 1 表示输入缓冲区中有一个字节准备好 可输入 设计具体程序实现查询式输入 答 DATASEGMENT BUFFERDB20DUP 接收数据缓冲区 DATAENDS CODESEGMENT ASSUME DS DATA CS CODE STAT MOVAX DATA 对 DS 初始化 MOVDS AX MOVDI OFFSET BUFFER MOVDX 0104H STATIN INAL DX TESTAL 20H 测试第 5 位 JZSTATIN 第 5 位为 0 继续测试 MOVDX 0100H INAL DX 输入数据 MOV DI AL CODEENDS ENDSTAT 5 12查询式传送方式有什么缺点 中断方式为什么能弥补查询方式的缺点 开始 初始化 外设空吗 CPU 从内存取数 由累加器输出给外 设 外设空吗 Y N N Y 后续处理 答 1 查询式传送方式缺点是 花费 CPU 的时间作等待循环 大大降低了 CPU 的运行效率 2 中断方式是在外设准备就绪时向 CPU 申请中断 再进行传送 因而 CPU 无需花费时间作等 待循环 弥补了查询方式的缺点 5 13画一个用中断方式进行输出传输的接口电路 答 中断方式输出的接口电路如下 5 14叙述可屏蔽中断的响应和执行过程 答 接口发中断请求信号 CPU 的 IF 1 时 当前指令执行完后 CPU 进行中断回答 发两个负脉冲 INTA 接口将中断类型号 n 送 CPU 当前的 PSW CS 和 IP 推入堆栈 并清除 IF 和 TF 4 n 作为 IP 4 n 2 作为 CS 即取中断向量 执行中断子程序 并开中断 DB数据 锁存 器 输出设备 R Q D ACK 5V 中断屏蔽 触发器 Q 中断请求 Q D BUSY 5V INTR 中断请求 选通信号 M IO WR INTA 端口译 码 AB 中断返回 IRET 指令使 IP CS 和 PSW 弹出堆栈 返回被中断的程序 5 15通常解决中断优先级的方法有哪几种 各有什么优缺点 答 1 有软件查询方式 简单硬件方式 菊花链法 专用硬件方式三种 2 软件查询方式的优点是节省硬件 缺点是中断响应时间长 简单硬件方式的优点是中断响应 时间短 硬件较简单 缺点是优先级固定 变动起来很麻烦 专用硬件方式优点是对优先级 可编程修改 中断管理非常方便 缺点是硬件复杂的多 好在有专用的中断控制器 5 16和 DMA 比较 中断传输方式有什么不足之处 答 CPU 执行一次传送要花费许多与传送操作无关的指令执行等时间 另外中断传送方式不能进 行数据块传送 而是按字节或字传送 5 17叙述用 DMA 方式传送单个数据的全过程 答 接口准备就绪 发 DMA 请求信号给 DMA 控制器 DMA 控制器向 CPU 转发总线请求信号 HOLD CPU 向 DMA 控制器发总线请求允许信号 HLDA DMA 控制器得到总线控制权 DMA 控制器把地址送地址总线 DMA 控制器向接口发 DMA 请求确认信号 内存和接口通过数据总线传送数据 DMA 控制器撤销总线请求信号 HOLD 8086 CPU 收回总线控制权 5 18DMA 控制器的地址线为什么是双向的 什么时候往 DMA 控制器传输地址 什么时候 DMA 控制 器往地址总线传输地址 答 1 因为 DMA 控制器要接受 CPU 的控制 接收 CPU 发来的初始化等信息 这要求地址线来寻 址各端口 地址线为输入线 又因为 DMA 控制器可控制总线 这要求地址线为输出 所以 地址线必须为双向才行 2 CPU 要对 DMA 控制器发初始化信息时 必须往 DMA 控制器传输地址 3 DMA 控制器得到总线控制权后 向地址总线传输地址 5 19在设计 DMA 传输程序时 要有哪些必要的模块 设计一个启动数据块输出的程序段 答 1 要有 DMA 的初始化模块 对字节计数器 地址寄存器和控制寄存器置初值 还要有对接口 部件设置控制字的模块 指出数据传输方向 并启动 I O 操作 2 启动数据块输出的程序段如下 IDLO INAL INTSTAT 接口状态寄存器的状态位 2 是否忙 TESTAL 04 JNZIDLO 忙 则等待 MOVAX COUNT 不忙 则设置计数初值 OUTBYTE REG AX 对字节计数器 BYTE REG 初始化 LEAAX BUFFER 设置地址初值 OUTADD REG AX 对 DMA 地址寄存器 ADD REG 初始化 MOVAL DMAC 取原 DMA 控制字 ORAL 08H 设置方向为输出 OUTDMACON AL 置 DMA 控制字 MOVAL INTC 取原接口控制字 ORAL 04H 设置传输方向为输出及允许 OUTINTCON AL 置接口控制字 后续处理 5 20在查询方式 中断方式和 DMA 方式中 分别用什么方法启动数据传输过程 答 查询方式 通过程序来检测接口中状态寄存器中的 准备好 位 以确定当前是否可以进 行数据传输 中断方式 当接口中已经有数据要往 CPU 输入或者准备好接收数据时 接口会向 CPU 发 一个外部中断请求 CPU 响应中断后 便通过运行中断处理程序来实现输入 输出 DMA 方式 外设要求传送数据时 接口会向 DMA 控制器发 DMA 请求信号 DMA 控制 器转而向 CPU 发一个总线请求信号 以请求得到总线控制权 如果得到 CPU 允许 那么 就可在没有 CPU 参与的情况下 实现 DMA 传输 第第 6 章章串并行通信和接口技术串并行通信和接口技术 6 1接口部件为什么需要有寻址功能 设计一个用 74LS138 构成的译码电路 输入为 A3 A4 A5 A8 输出 8 个信号以对 8 个接口部件进行选择 想一想如果要进一步对接口中的寄 存器进行寻址 应该怎样实现 答 1 因为 首先接口要对选择 M 和 I O 的信号能够做出解释 此外 要对送来的片选信号进行 识别 以便判断当前本接口是否被访问 如果受到访问 还要决定是接口中那个寄存器受到 访问 2 将 A1接在接口的 A0上 A2接在接口的 A1上 将接口的接在 74LS138 的某一输出端 CS 和分别接在对应的控制总线上 从而可实现接口中的共 8 个只读和只写寄存器的寻RDWR 址 由于用的是 8086 CPU 所以 A0空 6 2接口部件的输入 输出操作具体对应哪些功能 举例说明 答 1 具体对应的功能为 寻址功能 输入 输出功能 数据转换功能 联络功能和错误检测功能 等 2 例如串行输入操作 首先要将串行输入的数据转换为并行输入的数据放入输入缓冲器 然后 发一个准备好信号通知 CPU 来读取该输入寄存器的内容 从而完成一个串行数据的输入过 程 其中在数据转换时自动检测传输的错误 6 3从广义上说接口部件有哪些功能 答 寻址功能 输入 输出功能 数据转换功能 联络功能 中断管理功能 复位功能 可编程功 能和错误检测功能 6 4怎样进行奇 偶校验 如果用偶校验 现在所传输的数据中 1 的个数为奇数 那么 校验位应为多 少 答 1 用奇 偶校验位对传输错误进行检测 传输时 如果用奇校验 那么使信息中 1 的数目 包括 校验位 为奇数 即所传输的数据中 1 的个数为奇数 则使校验位为 0 若所传输的数据中 1 的个数为偶数 则使校验位为 1 这样奇校验时 在传输一个数据时 1 的总数目总是为奇 数 同样若用偶校验 信息中 1 的数目 包括校验位 为偶数 2 偶校验时 所传输的数据中 1 的个数为奇数 则校验位应为 1 6 5什么叫覆盖错误 接口部件如何反映覆盖错误 答 1 接口的数据缓冲寄存器中的数据还未被取走 由于某种原因又被装上了新的数据 就会产生 一个覆盖错误 2 在产生覆盖错误时 接口会在状态寄存器中设置相应的状态位来反映 6 6接口部件和总线之间一般有哪些部件 它们分别完成什么功能 答 1 外部逻辑电路和地址译码器 2 外部逻辑电路把 CPU 送来的一些控制信号翻译成联络信号 地址译码器将总线提供的 I O 地址翻译成对接口的片选信号 6 7为什么串行接口部件中的 4 个寄存器可以只用 1 位地址线来进行区分 答 一位地址线可编址二个地址 再加上读和写信号可对 2 个只读寄存器和 2 个只写寄存器进行 端口寻址 而串行接口部件的控制寄存器和数据输出寄存器是只写的 状态寄存器和数据输入 寄存器是只读的 所以可用一位地址线来区分 6 8在数据通信系统中 什么情况下可以采用全双工方式 什么情况下可用半双工方式 答 对于近距离较大信息量的传输应采用全双工方式 而对于远距离或较少信息量的传输或单向 的输入或输出设备时应采用半双工方式 6 9什么叫同步通信方式 什么叫异步通信方式 它们各有什么优缺点 答 1 在同一时钟控制下需用同步字符同步的信息按组传送的方式叫同步通信方式 2 在两个相近频率的时钟分别控制下只需一个起始位的信息按字符传送的方式叫异步通信方式 3 在传输率相同时同步方式的信息有效率要比异步方式下的高 但同步方式必须传送时钟信号 异步方式只要两端的时钟频率相近即可 6 10什么叫波特率因子 什么叫波特率 设波特率因子为 64 波特率为 1200 时钟频率为多少 答 1 波特率因子 时钟频率和位传输率的比值 此比值必须为 16 32 或 64 2 波特率 位传输率即为波特率 3 时钟频率 波特率因子 波特率 64 1200 76800Hz 6 11标准波特率系列指什么 答 国际上规定的波特率标准值为 110 300 600 1200 1800 2400 4800 9600 和 19200 38400 57600 115200 6 12设异步传输时 每个字符对应 1 个起始位 7 个信息位 1 个奇 偶校验位和 1 个停止位 如果波特 率为 9600 则每秒钟能传输的最大字符数为多少 答 每个字符所占的总位数为 1 7 1 1 10 位 所以每秒钟能传输的最大字符数为 9600 10 960 个字符 6 13在 RS 232 C 标准中 信号电平与 TTL 电平不兼容 问 RS 232 C 标准的 1 和 0 分别对应什么电 平 RS 232 C 的电平和 TTL 电平之间用什么器件进行转换 答 1 RS 232 C 的 1 对应 3V 25V RS 232 C 的 0 对应 3V 25V 电平 2 RS 232 C 电平 TTL 电平用 MC1489 转换 TTL 电平 RS 232 C 电平用 MC1488 转换 6 14从 8251A 的编程结构中 可以看到 8251A 有几个寄存器与外部电路有关 一共要几个端口地址 为什么 答 1 有 7 个寄存器与外部电路有关 2 要 2 个端口地址 3 因为 一个数据输入缓冲寄存器为只写 一个数据输出缓冲寄存器为只读 可共用一个端口 地址 在读 写信号配合下进行读 写操作 一个模式寄存器 2 个同步字符寄存器和 1 个控 制寄存器都是只写的 但它们有初始化约定 可用一个端口写入 1 个状态寄存器为只读 因此与上面共用的一个写入端口合用一个读 写端口地址进行寻址 因此只要 2 个端口地址 即可 6 158251A 内部有哪些功能模块 其中读 写控制逻辑电路的主要功能是什么 答 1 8251A 内部有 7 个功能模块组成 为 接收缓冲器 接收控制电路 发送缓冲器 发送控制 电路 数据总线缓冲器 读 写控制逻辑电路 调制 解调控制电路 2 读 写控制逻辑电路的主要功能是 用来配合数据总线缓冲器工作 接收写信号 并将来自数据总线的数据和控制字写入 8251A WR 接收读信号 并将数据或状态字从 8251A 送往数据总线 RD 接收控制 数据信