数字电子技术基础简明教程完整第5章时序逻辑电路PPT课件

,第五章,时序逻辑电路,教学内容,5.1概述5.2时序逻辑电路的分析方法5.3若干常用的时序逻辑电路,教学要求,一.重点掌握的内容：,（1）时序逻辑电路的概念及电路结构特点；（2）同步时序电路的一般分析方法；（3）同步计数器的一般分析方法；（4）会用置零法和置数法构成任意进制计数器。,二.一般掌握的内容：,同步、异步的概念，电路现态、次态、有效状态、无效状态、有效循环、无效循环、自启动的概念，寄存的概念.,5.1概述,一、组合电路与时序电路的区别,1.组合电路：,电路的输出只与电路的输入有关，,与电路的前一时刻的状态无关。,2.时序电路：,电路在某一给定时刻的输出,取决于该时刻电路的输入,还取决于前一时刻电路的状态,由触发器保存,时序电路：,组合电路,+,触发器,电路的状态与时间顺序有关,时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。,构成时序逻辑电路的基本单元是触发器。,二、时序逻辑电路的分类：,按动作特点可分为,同步时序逻辑电路,异步时序逻辑电路,所有触发器状态的变化都是在同一时钟信号操作下同时发生。触发器共用一个时钟CP,触发器状态的变化不是同时发生。电路中所有触发器没有共用一个CP。,按输出特点可分为,米利型时序逻辑电路,穆尔型时序逻辑电路,输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。,输出仅决定于存储电路的状态，与电路当前的输入无关。,Mealy型,Moore型,三、时序逻辑电路的功能描述方法,特性方程：描述触发器逻辑功能的逻辑表达式。时钟方程：控制时钟CLK的逻辑表达式。驱动方程：（激励方程）触发器输入信号的逻辑表达式。状态方程：（次态方程）次态输出的逻辑表达式。驱动方程代入特性方程得状态方程。输出方程：输出变量的逻辑表达式。,1.逻辑方程组,2.状态表,反映输出Y、次态Qn+1与输入X、现态Qn之间关系的表格。,3.状态图,反映时序电路状态转换规律，及相应输入、输出取值关系的图形。,箭尾：现态,箭头：次态,标注：输入输出,4.时序图,时序图又叫工作波形图，它用波形的形式形象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。,这四种方法从不同侧面突出了时序电路逻辑功能的特点，它们在本质上是相同的，可以互相转换。,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表,时序图,1,5,时序电路的分析步骤：,4,5.2时序逻辑电路的分析方法,判断电路逻辑功能,检查自启动,几个概念,有效状态：在时序电路中，凡是被利用了的状态。有效循环：有效状态构成的循环。,无效状态：在时序电路中，凡是没有被利用的状态。无效循环：无效状态若形成循环，则称为无效循环。,自启动：在CP作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动。,时钟方程,输出方程,驱动方程,特性方程,(同步),(Moore型),同步时序电路，时钟方程省去,计算，列状态转换表,画状态转换图,010,101,/1,无效状态和无效循环,000,001,/1,011,/1,111,/1,110,/1,100,/1,/0,/1,有效状态和有效循环,CP下降沿触发,异步时序逻辑电路,5.3若干常用的时序逻辑电路,寄存器和移位寄存器,一、寄存器,在数字电路中，用来存放二进制数据或代码的电路称为寄存器。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。,同步触发器构成,4位寄存器,边沿触发器构成,（1）清零。，异步清零。即有：,（2）送数。时，CLK上升沿送数。即有：,（3）保持。在、CLK上升沿以外时间，寄存器内容将保持不变。,二、移位寄存器,单向移位寄存器,0,0,1,0,1,1,经过4个CLK信号以后，串行输入的4位代码全部移入寄存器中，同时在4个触发器输出端得到并行输出代码。,首先将4位数据并行置入移位寄存器的4个触发器中，经过4个CP,4位代码将从串行输出端依次输出，实现数据的并行串行转换。,单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CLK脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CLK脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CLK脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CLK脉冲后，寄存器便被清零。,双向移位寄存器,2片74LS194A接成8位双向移位寄存器,用双向移位寄存器74LS194组成节日彩灯控制电路,S1=0,S0=1右移控制,Q=0时LED亮,清0按键,计数器,能够记忆输入脉冲个数的电路称为计数器。另外还有分频、定时、数字运算等功能。,分类：,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,n位二进制同步加法计数器的电路连接规律：,驱动方程,输出方程,一、同步计数器,4位二进制同步加法计数器,若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的频率依次为f0的1/2、1/4、1/8、1/16。因此又称为分频器。,实际生产的芯片中，通常还附加一些控制电路，以增加电路的功能和使用的灵活性，通常的附加功能有：置0、置数、保持。异步置0：置0端出现低电平，触发器立即置0，不受时钟控制。同步置0：置0端出现低电平，要等时钟信号到达才能置0.异步置数：不须等待时钟脉冲，就能置数。同步置数：必须等待时钟到达，才能置数。,4位集成二进制同步加法计数器74LS161/163,4位同步二进制计数器74161功能表,74161具有异步清零和同步置数功能.,4位同步二进制计数器74163功能表,74163具有同步清零和同步置数功能.,74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。,驱动方程,输出方程,n位二进制同步减法计数器的连接规律：,4位集成二进制同步可逆计数器74LS191,预置数控制端,使能端,加减控制端,串行时钟输出,4位同步二进制可逆计数器74LS191功能表,74LS191具有异步置数功能.,双时钟加/减计数器74LS193,74LS193具有异步清零和异步置数功能.,2、同步十进制计数器,同步十进制加法计数器:在同步二进制加法计数器基础上修改而来.典型芯片74160，P325,三、任意进制计数器的构成方法,利用现有的N进制计数器构成任意进制（M）计数器时，如果MN，则要多片N进制计数器。,实现方法,置零法,置数法,（a）置零法（b）置数法,置零法,74LS160具有异步清零功能,当MN时，需用多片N进制计数器组合实现,串行进位方式、并行进位方式、整体置零方式、整体置数方式,若M可分解为M=N1N2(N1、N2均小于N），可采用连接方式有：,若M为大于N的素数，不可分解，则其连接方式只有：整体置零方式、整体置数方式,串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。,并行进位方式：以低位片的进位信号作为高位片的工作状态控制信号。,整体置零方式：首先将两片N进制计数器按最简单的方式接成