电工学简明教程13门电路和组合逻辑电路.ppt

第13章门电路和组合逻辑电路,第13章门电路和组合逻辑电路,13.1基本门电路及其组合,13.3CMOS门电路,13.2TTL门电路,13.4组合逻辑电路的分析和设计,13.5加法器,13.6编码器,13.7译码器和数字显示,*13.8半导体存储器和可编程逻辑器件,*13.9应用举例,一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路称为模拟电路。,电子电路中的信号分为两大类：,另一类称为数字信号，它是指时间上和数值上的变化都是不连续的，如图(b)中的信号，处理数字信号的电路称为数字电路。,13.1基本门电路及其组合13.1.1逻辑门电路的基本概念,13.1.1逻辑门电路的基本概念,门电路：实现各种逻辑关系的电路。,分析逻辑电路时只用两种相反的工作状态，并用1或0表示。如开关接通用1表示，开关断开用0表示。灯亮可用1表示，灯灭可用0表示。,正逻辑系统：高电位用1表示，低电位用0表示。,负逻辑系统：高电位用0表示，低电位用1表示。,1与逻辑如(a)图所示。,全部条件具备结果才发生,记为：AB=Y,2或逻辑如(b)图所示。,一个或一个以上条件具备结果就发生。,记为：A+B=Y,3非逻辑如(c)图,条件具备结果不发生；条件不具备结果发生,13.1.2分立元件基本逻辑门电路,1二极管与门电路,设：uA=0，uB=uC=3V则DA导通，DB、DC截止。,uY=0.3V,uY=0.3V,Y=0,uA，uB，uC中任意一个或两个为0，Y=0。,设：3V为高电位1，0.3V为低电位0，二极管管压降为0.3V。,+12V,A,B,C,DA,DB,DC,设：uA=uB=uC=0,DA、DB、DC都导通,Y=0,uY=0.3V,Y,uY=0.3V,R,uY=3.3V,设：uA=uB=uC=3V,uY=3.3V，Y=1,DA、DB、DC都截止,由以上分析可知：只有当A、B、C全为高电平时，输出端Y才为高电平。正好符合与门的逻辑关系。,结论：,与逻辑关系式：Y=ABC,与门逻辑状态表,逻辑符号,例：两输入与门波形图,Y=AB,设：uA=3V，uB=uC=0V则DA导通。,uY=(30.3)V=2.7VDB、DC截止，Y=1,uY=2.7V,uA，uB，uC中任意一个或两个为1，Y=1。,2二极管或门电路,DA,12V,Y,A,B,C,DB,DC,设：uA=uB=uC=3V,DA、DB、DC都导通,uY=2.7V,uY=2.7V，Y=1,R,uY=0.3V,设：uA=uB=uC=0V,DA、DB、DC都导通,uY=0.3V，Y=0,或逻辑关系式：Y=A+B+C,或门逻辑状态表,结论：由以上分析可知，当A、B、C任一为高电平时，输出端Y才为高电平。正好符合或门的逻辑关系。,或逻辑关系式：Y=A+B,例：二输入或门波形图,3晶体管非门电路,当A为高电平时(即A=1),晶体管饱和,集电极电位为低电平(0V附近),即Y=0,当A为低电平时(即A=0),晶体管截止,集电极电位为高电平(近似等于UCC),即Y=1,结论：Y等于A的非；记为,非门电路也称为反相器。,逻辑符号,波形图,13.1.3基本逻辑门电路的组合,1与非门电路,逻辑表达式,2或非门电路,逻辑表达式,3与或非门电路,逻辑表达式,13.2TTL门电路13.2.1TTL与非门电路,13.2.1TTL与非门电路,+5V,ABC,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,设：uA=0.3VuB=uC=3.6V，则VB1=(0.3+0.7)V=1V,RL,uY=5ube3ube4uR2,拉电流,VB1=1V,uY=3.6V,T2、T5截止，,T3、T4导通，,小,=(50.70.7)V=3.6V,Y=1,1输入不全为1,+5V,ABC,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,设uA=uB=uC=3.6V，输入端全部是高电平，VB1升高，足以使T2、T5导通，uo=0.3V，Y=0。且VB1=2.1V，T1发射结全部反偏。,VC2=UCE2+UBE5=(0.3+0.7)V=1V，使T3导通，T4截止。,灌电流,VB1=2.1V,VC2=1V,uY=0.3V,2输入全为1,由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。,与非门的逻辑功能：全1出0，有0出1。,TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。,&,+UC,141312111098,1234567,地,74LS00,&,&,&,74LS00组件含有两个输入端的与非门四个。,74LS20四输入2门,74LS00两输入4门,13.2.2三态输出与非门电路,E=0时，VB1=1V，T2、T4截止；二极管D导通，使VB3=1V。T3、T4截止，输出端开路(高阻状态),逻辑符号如图(b)、图(c)所示,三态门的应用：,母线总线,让各门的控制端E轮流处于高电平，即任何时间只能有一个三态门处于工作状态，而其余三态门均处于高阻状态。这样，母线(总线)就会轮流接收各三态门的输出。,这种方法在计算机中广泛采用。,13.3CMOS门电路13.3.1CMOS非门电路,13.3.1CMOS非门电路,当A为高电平时，T1导通、T2截止，输出Y为低电平。,当A为低电平时，T2导通、T1截止，输出Y为高电平。,13.3.2CMOS与非门电路,T4与T3并联，T1与T2串联。,当AB都是高电平时，T1与T2同时导通，T4与T3同时截止；输出Y为低电平。,当AB中有一个是低电平时，T1与T2中有一个截止，T4与T3中有一个导通，输出Y为高电平。,13.3.3CMOS或非门电路,当AB中有一个是高电平时，T1与T2中有一个导通，T4与T3中有一个截止，输出Y为低电平。,当AB都是低电平时，T1与T2同时截止，T4与T3同时导通；输出Y为高电平。,13.4组合逻辑电路的分析和设计13.4.1逻辑代数,13.4.1逻辑代数,逻辑代数：按一定逻辑规律进行运算的代数。,逻辑代数不代表数，而是代表两种相互对立的状态。,逻辑代数中的变量称为逻辑变量。它只能取0或1。,1逻辑代数运算法则,基本运算法则：,(1)0A=0,(2)1A=A,(3)AA=A,(5)0+A=A,(6)1+A=1,(7)A+A=A,交换律：,结合律：,分配律：,证明：,=A1+(B+C)+BC,吸收律：,证：,证：,反演律：,2逻辑函数的表示方法,(1)逻辑状态表,(2)逻辑式,1)常采用与-或表达式的形式；,2)在状态表中选出使函数值为1的变量组合；,3)变量值为1的写成原变量，为0的写成反变量，得到其值为1的乘积项组合。,4)将这些乘积项加起来(逻辑或)得到与-或逻辑函数式。,(3)逻辑图,由逻辑式得到逻辑图,3逻辑函数的化简,例1应用逻辑代数运算法则化简下列逻辑式：,解,13.4.2组合逻辑电路的分析,组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。,已知组合逻辑电路图，确定它们的逻辑功能。,分析步骤：,(1)根据逻辑图，写出逻辑函数表达式,(2)对逻辑函数表达式化简或变换,(3)根据最简表达式列出状态表,(4)由状态表确定逻辑电路的功能,例2分析下图逻辑电路的功能。,Y,功能：当A、B取值不相同时，输出为1，是异或门。,13.4.3组合逻辑电路的设计,已知逻辑要求,列出逻辑状态表,写出逻辑式,运用逻辑代数化简,画出逻辑图,例3试设计一逻辑电路供三人(A、B、C)表决用。每人有一按键，如果赞成，就按电键，表示1；如果不赞成，不按电键，表示0；表决结果用指示灯来表示。如果多数赞成，则指示灯亮，Y=1；反之，则灯不亮，Y=0。,解,(1)由题意列出逻辑状态表,ABC三个输入变量，共八种组合。,逻辑状态表,(2)由逻辑状态表写出逻辑式,取Y=1写逻辑式,(3)化简逻辑式,=AB+BC+CA,(4)由逻辑式画出逻辑图,13.5加法器13.5.1半加器,13.5.1半加器,只求本位和，不考虑低位的进位。实现半加操作的电路称为半加器。,C=AB,半加器逻辑图,半加器逻辑符号,A、B为两个加数,C为向高位的进位,S为半加和,13.5.2全加器,被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路称为全加器。,Ci-1：来自低位的进位,Ci：向高位的进位,全加器逻辑符号,例1用两个全加器组成一个逻辑电路以实现两个2位二进制数的加法运算。,设二进制数为A1A0+B1B0=10+11,13.6编码器13.6.1二-十进制编码器,编码：用数字或符号来表示某一对象或信号的过程称为编码。,在数字电路中，一般用的是二进制编码，n位二进制代码可以表示2n个信号。,13.6.1二-十进制编码器,将十进制的十个数0、1、29编成二进制代码的电路称二-十进制编码器，这种二-十进制代码称BCD码。,1二进制代码的位数,十个数码，取n等于4。,通常称为10-4线编码器。,2列编码表,4位二进制代码共有十六种状态，取任何十种状态都可以表示09十个数。,8421编码是在4位二进制代码的十六种状态中，取出前十种状态，表示09十个数，后六个状态去掉。,8421编码表,3由编码表写出逻辑式,编码器,&,&,&,&,+5V,1k10,Y3,0123456789,0,1,1,1,4由逻辑式画出逻辑图,Y2,Y1,Y0,S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,*13.6.2优先编码器,根据请求信号的优先级别，按次序进行编码。如CT74LS147型104线优先编码器。,1111111111111,00110,100111,111111101101,1111111101110,13.7译码器和数字显示13.7.1二进制译码器,译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码(输出)。,13.7.1二进制译码器,例如：2线4线译码器、3线8线译码器、4线16线译码器等。,现以3线8线译码器74LS138为例说明,其输入3位二进制代码：ABC，输出8个信号低电平有效：,现以3-8线译码器74LS138为例说明,其余输出为1，,ABC=000时，,1译码器的状态表,2译码器逻辑式,3译码器逻辑图,3译码器逻辑图,为三个使能输入端，只有当它们分别为0、0、1，译码器才正常译码；否则不论ABC为何值，都输出高电平。,13.7.2二-十进制显示译码器,1半导体数码管,将十进制数码管分成七个字段，每段为一个发光二极管。,+,+,+,+,+,2七段显示译码器,七段显示译码器的功能是把8421二-十进制代码译成对应于数码管的七个字段信号，驱动数码管显示出相应的十进制数码。,74LS247译码器接共阳极数码管。它有四个输入端A0，A1，A2，A3和七个输出端,三个输入控制端：,A3A0均为零，数码管各段均熄灭。用来消除无效0。,74LS247七段字形显示译码器的状态表,A3A2A1A0,显示字形,0000,0000001,0001,1001111,1000,0000000,1001,0001000,74LS247与数码管的连接,A3A2A1A0,+5V,R,来自计数器,*13.8半导体存储器和可编程逻辑器件13.8.1只读存储器的基本结构和工作原理,13.8.1只读存储器的基本结构和工作原理,地址译码器,A0,A1,字线,位线,4字4位的ROM,存储矩阵,13.8.2可编程只读存储器,对存储单元只能改写一次,字线,位线,由二极管构成的存储单元,13.8.3可编程阵列逻辑,1,Y,*13.9应用举例13.9.1故障报警器,1,1,1,1