微机原理与接口技术2

1、微机原理与接口技术微机原理与接口技术第第2章章 80 x86微处理器微处理器主编：周国运机械工业出版社机械工业出版社2011.9第第2章章 80 x86微处理器微处理器本章内容本章内容2.1 8086微处理器结构微处理器结构2.2 8086微处理器的引脚信微处理器的引脚信号和工作模式号和工作模式2.3 8086微处理器的操作和微处理器的操作和时序时序2.4 8086存储器和存储器和I/O组织组织2.5 高性能微处理器高性能微处理器 本章本章以以Intel 8086CPU为样本，详细讲解为样本，详细讲解了了8086微处理器的结构及工作原理微处理器的结构及工作原理，系统介系统介绍了绍了80386的

2、结构和工作原理，的结构和工作原理，并且简单介并且简单介绍了绍了Pentium系列微处理器。系列微处理器。 本章内容是学习后面各章的基础，为进本章内容是学习后面各章的基础，为进一步掌握高档微处理器、微机原理及微机应一步掌握高档微处理器、微机原理及微机应用系统开发打下基础。用系统开发打下基础。2.1 8086微处理器结构微处理器结构一、一、8086 CPU的功能结构的功能结构 8086微处理器从功能上可以划分微处理器从功能上可以划分为两个逻辑单元：为两个逻辑单元：（1）执行部件（）执行部件（EU） （2）总线接口部件）总线接口部件BIU）二、二、 8086 CPU的寄存器的寄存器三、三、 8086

3、 CPU总线周期概念总线周期概念2.1 8086微处理器结构微处理器结构一、一、 8086 CPU的功能结构的功能结构 8086的的编程结构编程结构从功能上分成两个单元从功能上分成两个单元1. 执行部件执行部件EU负责指令的译码、执行和数据的运算负责指令的译码、执行和数据的运算主要功能单元：主要功能单元：算术逻辑单元（算术逻辑单元（ALU）、暂存）、暂存器、寄存器组、器、寄存器组、 EU控制电路控制电路2. 总线接口部件总线接口部件BIU负责负责CPU对存储器和外设进行数据读写对存储器和外设进行数据读写主要功能单元：主要功能单元：总线管理、指令队列缓冲器、总线管理、指令队列缓冲器、地址加法器和

4、段寄存器、指令指针寄存器、总地址加法器和段寄存器、指令指针寄存器、总线控制电路与内部通信寄存器线控制电路与内部通信寄存器内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外部总线外部总线执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器 AH AL BH BLCH CLDH DL SP BP SI DI通用通用寄存器寄存器地址地址加法加法器器指令队列指令队列执行部件执行部件 （EU)总线接口部件总线接口部件 （BIU)16位位20位位16位位8位位1 2 3 4 5 62.1 8086微处理器结构微处理器结构2.1 8086微处理器结构微处理器结构二、

5、二、 8086 CPU的寄存器的寄存器 8088/8086的寄存器组有的寄存器组有 8个通用寄存器个通用寄存器 4个段寄存器个段寄存器 1个标志寄存器个标志寄存器 1个指令指针寄存器个指令指针寄存器它们均为16位! 汇编语言程序员看到的处理器，就是寄存器汇编语言程序员看到的处理器，就是寄存器 所以，一定要熟悉这些寄存器的名称和作用所以，一定要熟悉这些寄存器的名称和作用2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器 (1) 4个通用的个通用的16位数据寄存器位数据寄存器AX BX CX DX 4个数据寄存器还可以分成高个数据寄存器还可以分成高8位和低位和低8位

6、两个独位两个独立的寄存器，这样又形成立的寄存器，这样又形成8个通用的个通用的8位寄存器位寄存器AX： AH ALBX： BH BLCX： CH CLDX： DH DL2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器 AX称为称为累加器累加器（Accumulator）使用频度最高。用于算术、逻辑运算以及与外使用频度最高。用于算术、逻辑运算以及与外设传送信息等设传送信息等 BX称为称为基址寄存器基址寄存器（Base address Register）常用做存放存储器地址常用做存放存储器地址 CX称为称为计数器计数器（Counter）作为循环和串操作等指令中的隐含计

7、数器作为循环和串操作等指令中的隐含计数器 DX称为称为数据寄存器数据寄存器（Data register）常用来存放双字长数据的高常用来存放双字长数据的高16位，或存放外设位，或存放外设端口地址端口地址2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器 (2) 指针寄存器指针寄存器 SP为为堆栈指针寄存器堆栈指针寄存器（Stack Pointer）,指示堆指示堆栈段栈顶的位置（偏移地址）栈段栈顶的位置（偏移地址） BP为为基址指针寄存器基址指针寄存器（Base Pointer），表示），表示数据在堆栈段中的基地址数据在堆栈段中的基地址 SP和和BP寄存器与寄存器与

8、SS段寄存器联合使用以确定堆段寄存器联合使用以确定堆栈段中的存储单元地址栈段中的存储单元地址2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器 (3) 16位变址寄存器位变址寄存器SI和和DI 常用于存储器变址寻址方式时提供地址常用于存储器变址寻址方式时提供地址 SI是是源地址寄存器源地址寄存器（Source Index） DI是是目的地址寄存器目的地址寄存器（Destination Index） 注：注：在串操作类指令中，在串操作类指令中，SI、DI还有较特殊的用法还有较特殊的用法2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存

9、器 (4) 8088有有4个个16位段寄存器位段寄存器 CS 指明指明代码段代码段的起始地址的起始地址 SS 指明指明堆栈段堆栈段的起始地址的起始地址 DS 指明指明数据段数据段的起始地址的起始地址 ES 指明指明附加段附加段的起始地址的起始地址每个段寄存器用来确定一个逻辑段的起始地址每个段寄存器用来确定一个逻辑段的起始地址,#每种逻辑段均有各自的用途每种逻辑段均有各自的用途2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器 代码段用来存放程序的指令序列代码段用来存放程序的指令序列 代码段寄存器代码段寄存器CS存放代码段的存放代码段的段地址段地址 指令指针寄存器

10、指令指针寄存器IP指示下条指令的指示下条指令的偏移地址偏移地址 处理器利用处理器利用CS:IP取得下一条要执行的指令取得下一条要执行的指令 1）代码段寄存器）代码段寄存器CS（Code Segment）2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器 2）堆栈段寄存器）堆栈段寄存器SS（Stack Segment） 堆栈段确定堆栈所在的主存区域堆栈段确定堆栈所在的主存区域 堆栈段寄存器堆栈段寄存器SS存放堆栈段的存放堆栈段的段地址段地址 堆栈指针寄存器堆栈指针寄存器SP指示堆栈栈顶的指示堆栈栈顶的偏移地址偏移地址 处理器利用处理器利用SS:SP操作堆栈顶的数据

11、操作堆栈顶的数据2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器 3）数据段寄存器）数据段寄存器DS（Data Segment） 数据段存放运行程序所用的数据数据段存放运行程序所用的数据 数据段寄存器数据段寄存器DS存放数据段的段地址存放数据段的段地址 各种主存寻址方式（有效地址各种主存寻址方式（有效地址EA）得到存储器）得到存储器中中操作数的偏移地址操作数的偏移地址 处理器利用处理器利用DS:EA存取数据段中的数据存取数据段中的数据2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器 4）附加段寄存器）附加段寄存器ES（Extr

12、a Segment） 附加段是附加的数据段，也保存数据：附加段是附加的数据段，也保存数据： 附加段寄存器附加段寄存器ES存放附加段的存放附加段的段地址段地址 各种主存寻址方式（有效地址各种主存寻址方式（有效地址EA）得到存储器）得到存储器中操作数的中操作数的偏移地址偏移地址 处理器利用处理器利用ES:EA存取附加段中的数据存取附加段中的数据 串操作指令将附加段作为其目的操作数的存放区域串操作指令将附加段作为其目的操作数的存放区域 程序的程序的指令序列指令序列必须安排在必须安排在代码段代码段 程序使用的程序使用的堆栈堆栈一定在一定在堆栈段堆栈段 程序中的程序中的数据数据默认是安排在默认是安排在数

13、据段数据段，也经常，也经常安排在附加段，尤其是串操作的目的区必须安排在附加段，尤其是串操作的目的区必须是附加段是附加段 数据的存放比较灵活，实际上可以存放在任数据的存放比较灵活，实际上可以存放在任何一种逻辑段中何一种逻辑段中演示演示2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器5)如何分配各个逻辑段如何分配各个逻辑段逻辑段的分配逻辑段的分配2.1 8086微处理器结构微处理器结构2.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器 （5）IP（Instruction Pointer）指令指针寄存）指令指针寄存器器指示主存储器指令

14、的位置指示主存储器指令的位置 （6）标志寄存器标志（）标志寄存器标志（Flag）1)状态标志状态标志记录程序运行结果的状态信息，包括：记录程序运行结果的状态信息，包括：CF，ZF，SF，PF，OF，AF2)控制标志控制标志控制控制CPU执行指令的方式执行指令的方式DF，IF TFOF1115 12DF10IF9TF8SF7ZF65AF43PF21CF02.1 8086微处理器结构微处理器结构二、二、 8086 CPU的寄存器的寄存器寄存器的总结寄存器的总结 8086有有8个个8位通用寄存器、位通用寄存器、8个个16位通用寄存器位通用寄存器 指令指针寄存器指令指针寄存器 8086有有6个个状态标

15、志和状态标志和3个个控制标志（控制标志（FR） 8086将将1MB存储空间分段管理，有存储空间分段管理，有4个个段寄存器，段寄存器，对应对应4种种逻辑段逻辑段2.1 8086微处理器结构微处理器结构典型的总线周期序列典型的总线周期序列三、三、 8086 CPU总线周期概念总线周期概念（1）T1状态状态，CPU往多路复用总线上发出地址往多路复用总线上发出地址信息，指出要寻址的存储单元或外设端口的地址信息，指出要寻址的存储单元或外设端口的地址空闲状态空闲状态T1T 2T3 TW T 4T1T2 T3T4TITI T1T 2T3 TWTW T4 TI T1空闲状态空闲状态总线周期总线周期总线周期总线

16、周期等待状态等待状态等待状态等待状态总线周期总线周期2.1 8086微处理器结构微处理器结构三、三、 8086 CPU总线周期概念总线周期概念（2）T2状态状态，CPU从总线上撤销地址，使总线的从总线上撤销地址，使总线的低低16位成高阻状态，为传输数据作准备。总线的高位成高阻状态，为传输数据作准备。总线的高4位（位（A19A16）用来输出本总线周期的状态信息）用来输出本总线周期的状态信息（3）T3状态状态，总线的高，总线的高4位继续提供状态信息，低位继续提供状态信息，低16位上出现由位上出现由CPU写出的数据读入的数据。写出的数据读入的数据。2.1 8086微处理器结构微处理器结构三、三、 8

17、086 CPU总线周期概念总线周期概念（4）Tw状态状态，当，当M（或（或I/O）不能及时地配合）不能及时地配合CPU传传输数据时，输数据时，M（或（或I/O）会通过）会通过“READY”信号线在信号线在T3状态启动之前向状态启动之前向CPU发出一个发出一个“未准备好未准备好”信号，于是信号，于是CPU会在会在T3之后插入一个或多个时钟周期之后插入一个或多个时钟周期Tw，直到，直到“READY”线上发出线上发出“准备好准备好”信号才进入信号才进入T4状态。状态。（5）T4状态状态，总线周期结束。，总线周期结束。2.2 8086微处理器的引脚信号和工作模式微处理器的引脚信号和工作模式一、一、80

18、86最小模式和最大模式的概念最小模式和最大模式的概念二、二、 8086引脚信号与功能引脚信号与功能三、三、 8086的最小模式配置的最小模式配置 四、四、 8086的最大模式配置的最大模式配置8086最小和最大模式的概念：最小和最大模式的概念：通常，系统总线上所挂接的存储器、通常，系统总线上所挂接的存储器、I/O接口接口等部件越多，计算机的功能就越强，规模就越大；等部件越多，计算机的功能就越强，规模就越大；为了适应各种各样的应用场合，为了适应各种各样的应用场合，Intel公司在设计公司在设计8086CPU芯片时，规定了可以在两种模式下工作，芯片时，规定了可以在两种模式下工作，即最小工作模式和最

19、大工作模式。即最小工作模式和最大工作模式。2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式一、一、8086最小模式和最大模式的概念最小模式和最大模式的概念2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式12345678910111213141516171819204039383736353433323130292827262524232221GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMIINTR CLK GNDVCCAD15AD16 / S3AD17 / S4AD

20、18 / S5AD19 / S6SS0* (HIGH)MN / MX*RD*HOLD (RQ)*/ GT0*)HLDA (RQ1* /GT1*)WR* (LOCK*)M / IO ( S2* )DT / R* ( S1* )DEN ( S0 )ALEINTATEST*READYRESET8086二、二、 8086引脚信号与功能引脚信号与功能 AD15AD0地址数据复用引脚地址数据复用引脚 （16根根） A19/S6A16/S3地址状态复用引脚地址状态复用引脚 （4根根） /S7高位数据总线允许状态复用引脚（高位数据总线允许状态复用引脚（1根根） 读信号输出读信号输出 （1根根） READY “

21、准备好准备好”信号输入信号输入 （1根根） 测试信号测试信号 （1根根）BHERDTEST2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式二、二、 8086引脚信号与功能引脚信号与功能（1）最大模式和最小模式下共用的引脚（共）最大模式和最小模式下共用的引脚（共32根）根） INTR 可屏蔽中断请求信号输入可屏蔽中断请求信号输入 （1根根） NMI 非屏蔽中断输入引脚非屏蔽中断输入引脚 （1根根） RESET（Reset）复位信号输入）复位信号输入 （1根根） CLK 主时钟输入（主时钟输入（1根根） MN/ 最小最大模式控制信号输入（最小最大模式控制信号输入（1根根）

22、GND、VCC 接地和电源端（接地和电源端（3根根） MX2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式二、二、 8086引脚信号与功能引脚信号与功能（1）最大模式和最小模式下共用的引脚（共）最大模式和最小模式下共用的引脚（共32根）根） M/ 存储器输入输出控制信号输出存储器输入输出控制信号输出 （Write）写信号输出）写信号输出 中断响应信号输出中断响应信号输出 ALE 地址锁存允许信号地址锁存允许信号 DT/ 数据收发信号输出数据收发信号输出 数据允许信号数据允许信号 HOLD 总线保持请求信号输入总线保持请求信号输入 HLDA 总线保持响应信号输出总线保持响

23、应信号输出 INTADENRIOWR（2）最小模式下的专用引脚信号（共）最小模式下的专用引脚信号（共8根）根）2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式二、二、 8086引脚信号与功能引脚信号与功能（3）最大模式下的专用引脚信号（共）最大模式下的专用引脚信号（共8根）根）2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式二、二、 8086引脚信号与功能引脚信号与功能 QS1、QS0 指令队列状态信号输出指令队列状态信号输出 总线周期状态信号输出总线周期状态信号输出 总线封锁信号输出总线封锁信号输出 、 总线请求信号输入总线请总线请求信号输入总

24、线请求允许信号输出求允许信号输出 1S2SLOCK1GTRQ0S0GTRQ 8086CPU在最在最小模小模式下式下的典的典型配型配置置2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式三、三、 8086的最小模式配置的最小模式配置8086RESETREADYMN/MXALEBHE8284A地址锁存器地址锁存器8282（三片三片）数据收发器数据收发器8286（二片二片）（可选可选）A19A16AD15AD0M/IOWRRDHOLDHLDAINTRINTADENDT/RSTBOETBHE地址总线地址总线数据总线数据总线控制总线控制总线RDYRES CLK+5V从上图可知，在最

25、小模式下，硬件连接有如下特点：从上图可知，在最小模式下，硬件连接有如下特点：2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式三、三、 8086的最小模式配置的最小模式配置MX MN/ 端接端接+5V，决定了，决定了8086工作在最小模式；工作在最小模式； 有一片有一片8284，作为时钟发生器；，作为时钟发生器； 有有3片片8282或或74LS373，用来作为地址锁存器；，用来作为地址锁存器； 当系统中所连接的存储器和外设较多时，要用当系统中所连接的存储器和外设较多时，要用2片片8286/8287作为数据总线收发器来增强总线的驱动能力作为数据总线收发器来增强总线的驱动能力

26、 8086CPU在最在最大模大模式下式下的典的典型配型配置置2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式四、四、 8086的最大模式配置的最大模式配置8086BHE8284A地址锁存器地址锁存器8282（三片三片 ）数据收发器数据收发器8286（二片二片 ）（可选可选 ）A19A16AD15AD0STBOETBHE地址总线地址总线数据总线数据总线控控制制总总线线CLKRESETREADYRES RDYMN /MXCLKDT/RDENALES0S1S2AENIOBCEN8259 A中断控制器中断控制器MRDCMWTCIORCIOWCMCE /PDENINTA+5V中断

27、请求中断请求地址地址数据数据S0S1S2INTRRQ /GT 0RQ /GT 18288总线控制器总线控制器从上图可知，最大模式和最小模式的配置有一个主要的差别：从上图可知，最大模式和最小模式的配置有一个主要的差别：2.2 8086/8088CPU的引脚信号和工作模式的引脚信号和工作模式四、四、 8086的最大模式配置的最大模式配置 在最大模式下，需要用在最大模式下，需要用外加电路外加电路来对来对CPU发出的发出的控制信号进行变换和组合，以得到对存储器和控制信号进行变换和组合，以得到对存储器和I/O端端口的读口的读/写信号和对锁存器写信号和对锁存器8282及对总线收发器及对总线收发器8286的

28、控制信号。的控制信号。8288总线控制器就是完成上面这些功总线控制器就是完成上面这些功能的专用芯片。能的专用芯片。本小节内容作为了解本小节内容作为了解2.3 8086微处理器的操作和时序微处理器的操作和时序一、复位操作一、复位操作二、读写操作二、读写操作三、中断操作三、中断操作 四、总线控制操作四、总线控制操作如下图所示，复位操作的特点：如下图所示，复位操作的特点：2.3 8086微处理器的操作和时序微处理器的操作和时序一、复位操作一、复位操作复位信号从高电平到低电平的跳变触发复位信号从高电平到低电平的跳变触发CPU内内部的一个复位逻辑电路，经过部的一个复位逻辑电路，经过7个时钟周期，个时钟周

29、期，CPU就就被启动而恢复正常工作，即从被启动而恢复正常工作，即从FFFF0H开始执行程序开始执行程序浮空浮空CLKRESET输入输入内部内部RESET三态门三态门输出信号输出信号不作用状态不作用状态最小模式下的读操作最小模式下的读操作2.3 8086微处理器的操作和时序微处理器的操作和时序二、读写操作二、读写操作CLK高为读内存高为读内存低为读低为读I/OT1T2T4T3/M/IOA19/S6 A16/S3BHE/S7/AD15AD0ALERDDT/RDEN地址输出地址输出状态输出状态输出地址输出地址输出数据输入数据输入T1状态状态输出输出20位存储器地址位存储器地址A19 A0IO* /M

30、输出高（低）电平，表示输出高（低）电平，表示M（IO）操作，）操作，ALE输出正脉冲，表示复用总线输出地址；输出正脉冲，表示复用总线输出地址；T2状态状态输出控制信号输出控制信号RD*；T3和和Tw状态状态检测数据传送是否能够完成；检测数据传送是否能够完成；T4状态状态完成数据传送，结束总线周期完成数据传送，结束总线周期Tw(1n)最小模式下的写操作最小模式下的写操作2.3 8086微处理器的操作和时序微处理器的操作和时序二、读写操作二、读写操作CLK高为读内存高为读内存低为读低为读I/OT1T2Tw(1n)T4T3/M/IOA19/S6 A16/S3BHE/S7/AD15AD0ALEWRDT

31、/RDEN地址输出地址输出状态输出状态输出地址输出地址输出数据输出数据输出T1状态状态输出输出16位位I/O地址地址A15 A0，IO* /M输出（高）低电平，表示对输出（高）低电平，表示对M（I/O）操作，）操作，ALE输出正脉冲，表示复用总线输出地址；输出正脉冲，表示复用总线输出地址；T2状态状态输出控制信号输出控制信号WR*和数据和数据D7（D15） D0；T3和和Tw状态状态检测数据传送是否能够完成；检测数据传送是否能够完成；T4状态状态完成数据传送完成数据传送2.3 8086微处理器的操作和时序微处理器的操作和时序三、中断操作三、中断操作（1）中断请求：中断请求：执行当前指令的最后一

32、个时钟采样执行当前指令的最后一个时钟采样INTR，若为高电平且，若为高电平且FR中的中的IF=1，则，则CPU在执行完在执行完当前指令后将响应中断请求，进入中断响应周期当前指令后将响应中断请求，进入中断响应周期CLKT1T2T4T3T2T4T3T1中断类型码中断类型码ALEINTAAD7AD02.3 8086微处理器的操作和时序微处理器的操作和时序三、中断操作三、中断操作（2）中断响应中断响应: 由由2个个连续产生的连续产生的 总线周期组成总线周期组成INTA第一个第一个 信号有效期间：信号有效期间：用来通知请求中断的外用来通知请求中断的外设，表示设，表示CPU已响应其发出的中断请求，可准备发

33、送已响应其发出的中断请求，可准备发送中断类型码中断类型码 第二个第二个 信号有效期间：信号有效期间：被接受中断请求的外设被接受中断请求的外设接口将一个接口将一个8位的字节数据置于位的字节数据置于AD7AD0上，在第二上，在第二个总线周期的个总线周期的T2T4期间，通过期间，通过CPU读取中断类型码，读取中断类型码，并用它去调用相应的中断服务程序并用它去调用相应的中断服务程序INTAINTA2.3 8086微处理器的操作和时序微处理器的操作和时序四、总线控制操作四、总线控制操作（1）最小模式下总线保持请求）最小模式下总线保持请求/总线保持响应时序总线保持响应时序CLKHOLDHLDAT4或或TI

34、浮空浮空RD、WR、INTA、M/IODEN、DT/RAD15AD0、A19/S6 A16/S32.3 8086微处理器的操作和时序微处理器的操作和时序四、总线控制操作四、总线控制操作（2）最大模式下的总线请求）最大模式下的总线请求/允许允许/释放时序释放时序S2、S1、S0、RD、LOCK、BHE/S7AD15AD0、A19/S6 A16/S3CLK浮空浮空 RQ /GT请求请求RQ允许允许GT释释放放2.4 8086存储器和存储器和I/O组织组织一、一、 8086的存储器组织的存储器组织二、二、 8086的的I/O组织组织2.4 8086存储器和存储器和I/O组织组织一、一、 8086的存

35、储器组织的存储器组织（1）存储器的存放规则）存储器的存放规则存放的信息以存放的信息以字节字节为单位，在存储器中按顺序排为单位，在存储器中按顺序排列存放列存放若存放的数据为一个若存放的数据为一个字字，则将每一个字的，则将每一个字的低字低字节节存放在存放在低地址低地址中，中，高字节高字节存放在存放在高地址高地址中，并中，并以以低地址低地址作为该作为该字的地址字的地址2.4 8086存储器和存储器和I/O组织组织一、一、 8086的存储器组织的存储器组织（2）存储空间分配）存储空间分配1）8086存储器存储器1MB的存储空间被分成的存储空间被分成两个两个512KB的的存储体，分别叫高位库和低位库存储

36、体，分别叫高位库和低位库00001H00003H00005HFFFFDHFFFFFH00000H00002H00004HFFFFCHFFFFEH512K*8(位位)偶地址存储体偶地址存储体（A0=0）512K*8(位位)奇地址存储体奇地址存储体（A0=1）2.4 8086存储器和存储器和I/O组织组织一、一、 8086的存储器组织的存储器组织（2）存储空间分配）存储空间分配2）低（高）位库低（高）位库固定与固定与CPU低（高）位字节低（高）位字节数据线数据线D7D0（ D15D8 ）相连，称为相连，称为低（高）低（高）字节存储体字节存储体3）任一个存储体只需）任一个存储体只需19位地址码位地址

37、码A19A1就就够了，最低位够了，最低位A0用以区分当前访问哪一个存储体。用以区分当前访问哪一个存储体。当当A0=0时表示访问时表示访问偶地址存储体偶地址存储体；当；当A0=1时表示访时表示访问问奇地址存储体奇地址存储体2.4 8086存储器和存储器和I/O组织组织一、一、 8086的存储器组织的存储器组织（3） 和和A0的代码组合和对应的操作的代码组合和对应的操作BHEA0操操 作作使用的数据线使用的数据线00从偶地址开始读从偶地址开始读/写一个字写一个字D15D010从偶地址单元或端口读从偶地址单元或端口读/写一个字节写一个字节D7D001从奇地址单元或端口读从奇地址单元或端口读/写一个字

38、节写一个字节D15D80110从奇地址开始读从奇地址开始读/写一个字写一个字在第在第1个总线周期，将低个总线周期，将低8位数字送位数字送到到AD15AD8， 在第在第2个总线周期，个总线周期，将高将高8位数字送到位数字送到AD7AD0）D15D8D7D0BHE2.4 8086存储器和存储器和I/O组织组织一、一、 8086的存储器组织的存储器组织（4）存储器分段管理）存储器分段管理存储空间分成逻辑段，段存储空间分成逻辑段，段64KB各段间可各段间可相连相连、相互、相互重叠重叠或或分离分离一般逻辑段从节边界开始，使段起始地址一般逻辑段从节边界开始，使段起始地址的的低低4位为位为“0”；通常将段起

39、始地址的通常将段起始地址的高高16位地址码位地址码称作称作“段基址段基址”，存放在相应的，存放在相应的段寄存器段寄存器中；而段中；而段内的内的偏移地址偏移地址可以用可以用16位通用寄存器位通用寄存器来存放来存放，通常称作，通常称作“偏移量偏移量” 逻辑段逻辑段1逻辑段逻辑段2逻辑段逻辑段3逻辑段逻辑段464KB逻辑段逻辑段1起点起点逻辑段逻辑段2起点起点逻辑段逻辑段3起点起点逻辑段逻辑段4起点起点00000HFFFFFH64KB64KB64KB2.4 8086存储器和存储器和I/O组织组织一、一、 8086的存储器组织的存储器组织（5）存储器的地址）存储器的地址1）段地址：段地址：为无符号数的

40、为无符号数的16位二进制数，描述要寻址位二进制数，描述要寻址的逻辑段在内存中的起始位置。段地址保存在的逻辑段在内存中的起始位置。段地址保存在CS、DS、 SS和和ES段寄存器中；段寄存器中；2）偏移地址：偏移地址：16位无符号二进制数，描述要寻址的内位无符号二进制数，描述要寻址的内存单元距离本段段首的偏移量。又叫存单元距离本段段首的偏移量。又叫“有效地址有效地址”；3）逻辑地址：逻辑地址：程序中使用的地址，由段地址和偏移地程序中使用的地址，由段地址和偏移地址两部分组成。表示形式为：址两部分组成。表示形式为：“段地址：偏移地址段地址：偏移地址”2.4 8086存储器和存储器和I/O组织组织一、一

41、、 8086的存储器组织的存储器组织（5）存储器的地址）存储器的地址4）物理地址：物理地址：是存储器的实际地址，由是存储器的实际地址，由CPU提供提供的的20位地址码来表示，是唯一能代表存储空间每个位地址码来表示，是唯一能代表存储空间每个字节单元的地址。字节单元的地址。 物理地址=段地址*10H+偏移地址2.4 8086存储器和存储器和I/O组织组织二、二、 8086的的I/O组织组织8086I/O组织简介：组织简介：1）8086 CPU用地址总线的用地址总线的低低16位位作为对作为对8位位I/O端口的寻址线，所以端口的寻址线，所以CPU可访问的可访问的8位位I/O端口有端口有 65536（2

42、16）个；两个编号相邻的个；两个编号相邻的8位端口可以组位端口可以组成一个成一个16位的端口；一个位的端口；一个8位的位的I/O设备既可以连接设备既可以连接在数据总线的高在数据总线的高8位上，也可以连接在数据总线的低位上，也可以连接在数据总线的低8位上。位上。2）I/O的寻址方式有两种：的寻址方式有两种：统一编址和独立编址统一编址和独立编址2.4 8086存储器和存储器和I/O组织组织二、二、 8086的的I/O组织组织（1）统一编址）统一编址将将I/O端口地址置于端口地址置于1MB的存储器空间中，在其中的存储器空间中，在其中划出一部分区域划出一部分区域给外设端口，把它们看作存储器单元给外设端

43、口，把它们看作存储器单元CPU访问存储器的各种寻址方式都可用于寻址端口，访问存储器的各种寻址方式都可用于寻址端口，访问端口和访问存储器的指令形式完全一样访问端口和访问存储器的指令形式完全一样。（2）独立编址）独立编址CPU设置专门的设置专门的输入输入/输出指令输出指令来访问端口。来访问端口。 8086使用使用16条地址线条地址线A15A0作端口地址线，可访作端口地址线，可访问问I/O端口最多可达端口最多可达64KB个个8位端口位端口或或32KB个个16位端口位端口2.5 高性能微处理器高性能微处理器一、一、 80386微处理器结构微处理器结构二、二、 80386的工作模式的工作模式三、三、 8

44、0386的寄存器的寄存器 四、四、 80386的存储器管理的存储器管理 五、五、 Pentium 系列微处理器简介系列微处理器简介一、一、 80386微处理器结构微处理器结构2.5 高性能微处理器高性能微处理器（1）80386的主要特性的主要特性1）提供）提供32位位指令，支持指令，支持8位、位、16位和位和32位的数据位的数据类型；类型；2）提供）提供32位外部总线接口，最大数据传输速率位外部总线接口，最大数据传输速率为为32Mbps，能动态地切换，能动态地切换32位位/16位数据总线；位数据总线；3）具有片内集成存储器管理部件）具有片内集成存储器管理部件MMU，支持，支持虚虚拟存储拟存储和

45、和特权保护特权保护，可选择片内，可选择片内分页分页单元，能快速单元，能快速完成任务的切换；完成任务的切换；一、一、 80386微处理器结构微处理器结构2.5 高性能微处理器高性能微处理器（1）80386的主要特性的主要特性4）具有）具有实地址模式实地址模式、保护模式保护模式和和虚拟虚拟8086三种工作三种工作模式；模式；5）可直接寻址）可直接寻址4GB，虚拟存储空间达，虚拟存储空间达64TB，采用分，采用分段结构，一个段最大可为段结构，一个段最大可为4GB。6）通过配用）通过配用80287、80387数值协处理器可支持高速数值协处理器可支持高速数值处理；数值处理；7）时钟频率为）时钟频率为12

46、.5MHz、16MHz、20MHz、25MHz和和33MHz等等一、一、 80386微处理器结构微处理器结构2.5 高性能微处理器高性能微处理器（2）80386的主要部件功能的主要部件功能指令预取部件指令预取部件IPU16B指令预取队列指令预取队列指令译码部件指令译码部件IDU指令译码器指令译码器译码指令队列译码指令队列执行部执行部件件EUALU64位移位器加法器位移位器加法器8个个32 位通用寄存器位通用寄存器控制和保护测试控制和保护测试总线接口部件总线接口部件BIU总线请求判优总线请求判优数据和地址驱动数据和地址驱动控制信号驱动控制信号驱动协处理器控制协处理器控制分页部件分页部件 PU线性

47、地址线性地址物理地址物理地址分段部件分段部件SU逻辑地址逻辑地址线性地址线性地址存储器存储器接口接口协处理器协处理器操作数和结果操作数和结果线性地址线性地址物理地址物理地址译码后指令译码后指令指令指令逻逻辑辑 地地址址指指令令字字 节节一、一、 80386微处理器结构微处理器结构2.5 高性能微处理器高性能微处理器（2）80386的主要部件功能的主要部件功能1）总线接口部件：总线接口部件：提供提供CPU和系统之间的高速接和系统之间的高速接口，负责外部总线与内部部件之间的信息交换；口，负责外部总线与内部部件之间的信息交换；2）指令预取部件：指令预取部件：负责从存储器中取出指令并将负责从存储器中取

48、出指令并将其存放在其存放在16字节的指令队列中字节的指令队列中3）指令译码部件：指令译码部件：负责对指令进行译码，可以完负责对指令进行译码，可以完成从指令到微指令的转换；成从指令到微指令的转换；4）执行部件：执行部件：负责执行指令；负责执行指令；5）存储器管理部件：存储器管理部件：由分段部件和分页部件组成由分段部件和分页部件组成，实现有效地址的计算和物理地址空间的管理，实现有效地址的计算和物理地址空间的管理二、二、 80386的工作模式的工作模式2.5 高性能微处理器高性能微处理器80386有有 3种工作模式：种工作模式：实地址模式实地址模式保护虚拟地址模式保护虚拟地址模式虚拟虚拟8086模式

49、模式二、二、 80386的工作模式的工作模式2.5 高性能微处理器高性能微处理器（1）实地址模式）实地址模式实地址模式是为实地址模式是为80386进行初始化用的，其特点：进行初始化用的，其特点：1）寻址机构、存储器管理、中断处理机构均）寻址机构、存储器管理、中断处理机构均与与8086一样一样。2）操作数默认长度为）操作数默认长度为16位，但允许访问位，但允许访问80386的的32位寄存器组位寄存器组，但使用但使用32位寄存器组时，指令中要加上前缀以表示越权存取。位寄存器组时，指令中要加上前缀以表示越权存取。3）不用虚拟地址的概念，存储器容量最大为）不用虚拟地址的概念，存储器容量最大为1MB；采

50、用分段；采用分段方式，每段大小固定为方式，每段大小固定为64KB，与，与8086机制基本相同。机制基本相同。4）M中保留两个固定区域，一个为中保留两个固定区域，一个为初始化程序区初始化程序区（FFFF0HFFFFFH），另一个为），另一个为中断向量区中断向量区（00000H003FFH）二、二、 80386的工作模式的工作模式2.5 高性能微处理器高性能微处理器（2）保护虚拟地址模式）保护虚拟地址模式1）存储器用虚拟地址空间、线性地址空间和物理地址空间）存储器用虚拟地址空间、线性地址空间和物理地址空间3种种方式来描述，需要通过方式来描述，需要通过描述符表描述符表的数据结构来实现对内存单元的数据

51、结构来实现对内存单元的访问；的访问；2）在保护模式中，借助于）在保护模式中，借助于MMU的功能将磁盘等存储设备的功能将磁盘等存储设备有效有效地映射到内存地映射到内存，使逻辑地址空间大大超过实际的物理地址空间，使逻辑地址空间大大超过实际的物理地址空间3）既能进行）既能进行16位运算，也能进行位运算，也能进行32位运算位运算。 提供多任务环境中的各种复杂功能，以及对复杂存储提供多任务环境中的各种复杂功能，以及对复杂存储器组织的管理机制，其特点：器组织的管理机制，其特点：二、二、 80386的工作模式的工作模式2.5 高性能微处理器高性能微处理器（3）虚拟）虚拟8086模式模式虚拟虚拟8086模式有

52、如下特点：模式有如下特点：1）可以执行）可以执行8086的应用程序；的应用程序；2）段寄存器的用法和）段寄存器的用法和实地址模式一样实地址模式一样，即段寄存器内容左移，即段寄存器内容左移4位加上偏移量为线性地址；位加上偏移量为线性地址；3）存储器寻址空间为）存储器寻址空间为1MB，将，将1MB分为分为256个页面，每页个页面，每页4KB三、三、 80386的寄存器的寄存器2.5 高性能微处理器高性能微处理器 80386内部共有内部共有30多个寄存器，按功能可分为多个寄存器，按功能可分为4类：类：（1）基本寄存器）基本寄存器1）通用寄存器）通用寄存器80386有有8个个32位的通用寄存器位的通用

53、寄存器EAX、EBX、ECX、EDX、ESI、EDI、EBP和和ESP用于存放数据或地址值（用于存放数据或地址值（8086的所有寄的所有寄存器同样适用）；存器同样适用）；2）指令指针寄存器（）指令指针寄存器（EIP）80386的指令指针寄存器的指令指针寄存器EIP是一个是一个32位的寄存器，用于存放位的寄存器，用于存放下一条待预取指令相对于代码段基址的偏移量；下一条待预取指令相对于代码段基址的偏移量；三、三、 80386的寄存器的寄存器2.5 高性能微处理器高性能微处理器（1）基本寄存器）基本寄存器31 181716151413 121110保保 留留VMRF-NTIOPL-OFDF3）标志寄

54、存器（）标志寄存器（EFLAGS）寄存器寄存器EFLAGS中的标志分为三种类型：状态标志、控制中的标志分为三种类型：状态标志、控制标志和系统方式标志。状态标志标志和系统方式标志。状态标志CF、PF、AF、ZF、SF、OF和和NT；控制标志包括；控制标志包括DF、IF、TF和和IOPL；VM和和RF为为系统方式标志系统方式标志9876543210IFTFSFZF-AF-PF-CF三、三、 80386的寄存器的寄存器2.5 高性能微处理器高性能微处理器（1）基本寄存器）基本寄存器4）段寄存器）段寄存器80386中存储单元的地址也是由段基地址和段内偏移量构成中存储单元的地址也是由段基地址和段内偏移量

55、构成的。为此，的。为此，80386内部设置了内部设置了6个段寄存器个段寄存器CS、SS、DS、ES、FS和和GS，用以决定程序使用的存储器区域块。其中，用以决定程序使用的存储器区域块。其中，CS指明指明当前的代码段；当前的代码段；SS指明当前的堆栈段；指明当前的堆栈段；DS、ES、FS和和GS指指明当前的明当前的4个数据段个数据段三、三、 80386的寄存器的寄存器2.5 高性能微处理器高性能微处理器（2)系统控制寄存器系统控制寄存器80386内部有内部有4个个32位的控制寄存器，即位的控制寄存器，即CR0CR33130 1615 543210PG机器状态字机器状态字ETTSEMMPPECR0

56、：PG：允许分页控制位。允许分页控制位。ET：处理器扩展类型控制位。处理器扩展类型控制位。EM：模拟协处理器控制位。模拟协处理器控制位。TS、MP：任务切换位和协处理器监控位。任务切换位和协处理器监控位。PE：保护模式允许位。保护模式允许位。三、三、 80386的寄存器的寄存器2.5 高性能微处理器高性能微处理器（2)系统控制寄存器系统控制寄存器80386内部有内部有4个个32位的控制寄存器，即位的控制寄存器，即CR0CR3注：注：CR1是未定义的控制寄存器，是未定义的控制寄存器，CR2和和CR3实际上是实际上是2个专用于存储管理的地址寄存器。个专用于存储管理的地址寄存器。三、三、 80386

57、的寄存器的寄存器2.5 高性能微处理器高性能微处理器 (3)系统地址寄存器系统地址寄存器80386用用4个寄存器把在保护模式下常用的数据、地址、界个寄存器把在保护模式下常用的数据、地址、界限和其他属性保存起来，以确保其快速性限和其他属性保存起来，以确保其快速性1）全局描述符表寄存器）全局描述符表寄存器GDTR和局部描述符表寄存器和局部描述符表寄存器LDTR分别用来存放前述的分别用来存放前述的GDT和和LDT的的32位线性基地位线性基地址址和和16位界限值位界限值等内容等内容2）中断描述符表寄存器）中断描述符表寄存器IDTR用来存放中断描述符表用来存放中断描述符表IDT的的32位线性基地址和位线性基地址和16位界限值位界限值3）任务寄存器）任务寄存器TR用来存放任务状态段用来存放任务状态段TSS的的32位线性位线性基地址