第二章80868088微处理器

1、1第二章第二章 8086/8088微处理器微处理器 2.1 8086/8088 CPU结构结构 2.2 8086存储器组织存储器组织 2.3 8086/8088CPU的引的引 脚及功能脚及功能 2.4 8086的的操作和时序操作和时序 2 通过对本章的学习，通过对本章的学习，您应该能够达到下您应该能够达到下 列要求列要求：v描述描述8086的编程结构的编程结构v说明说明8086CPU的工作特点的工作特点v了解了解8086CPU的引线的引线v分析分析8086CPU基本总线周期时序基本总线周期时序 3重重 点点v8086的寄存器结构以及时序的寄存器结构以及时序 48086/8088微处理器的一般性

2、能特点微处理器的一般性能特点 v16位的内部结构，位的内部结构，16/8位双向数据信号线；位双向数据信号线；v20位地址信号线，可寻址位地址信号线，可寻址1M字节存储单元；字节存储单元；v较强的指令系统；较强的指令系统；v利用利用16位的地址总线来进行位的地址总线来进行I/O端口寻址，可寻址端口寻址，可寻址64K个个I/O端口；端口；v中断功能强，可处理内部软件中断和外部中断，中断功能强，可处理内部软件中断和外部中断，中断源可达中断源可达256256个；个；v单一的单一的5V电源，时钟频率为电源，时钟频率为510MHz。另外，另外，Intel公司同期推出的公司同期推出的Intel8088微处理

3、器一种准微处理器一种准16位微处理器，其内部寄存器，内部操作等均按位微处理器，其内部寄存器，内部操作等均按16位处理位处理器设计，与器设计，与Intel8086微处理器基本上相同，不同的是其微处理器基本上相同，不同的是其对外的数据线只有对外的数据线只有8位，目的是为了方便地与位，目的是为了方便地与8位位I/O接口接口芯片相兼容。芯片相兼容。 5v8086从从功能功能上来说分成两大部分，总线接口上来说分成两大部分，总线接口单元单元 BIU（Bus Interface Unit)和执行单元和执行单元 EU（Execution Unit).一、BIU:负责负责8086与存储器之间的信息传送。与存储器

4、之间的信息传送。 (1) BIU从内存的指定部分取出指令，送至指令队从内存的指定部分取出指令，送至指令队列排队。列排队。(2) 从内存的指定部分取出执行指令时所需的操作从内存的指定部分取出执行指令时所需的操作数，送至数，送至EU部分。部分。 6输入输入/输出输出控制电路控制电路内部暂存器内部暂存器 IP ES SS DS CS外部总线外部总线执行部分执行部分控制电路控制电路1 2 3 4 5 6ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器地址地址加法加法器器指令队列缓冲器指令队列缓冲器执行部件执行部件 （EU)总线接口部件

5、总线接口部件 （BIU)16位位20位位16位位8位位80868086内部结构内部结构 7执行部件总线接口部件通用寄存器通用寄存器四个专用寄存器四个专用寄存器SP：堆栈指针，其内容与堆栈段寄存器：堆栈指针，其内容与堆栈段寄存器SS的的 内容一起，提供堆栈操作地址。内容一起，提供堆栈操作地址。 BP：基址指针：构成段内偏移地址的一部分：基址指针：构成段内偏移地址的一部分. SI:（Source Index）：）：SI含有源地址意思含有源地址意思,产产 生有效地址或实际地址的偏移量。生有效地址或实际地址的偏移量。 DI:（Destination Index）：）：DI含有目的意思含有目的意思, 产

6、生有效地址或实际地址的偏移量。产生有效地址或实际地址的偏移量。算术逻辑单元算术逻辑单元ALU：主要是加法器。大部分指令主要是加法器。大部分指令的执行由加法器完成。的执行由加法器完成。标志寄存器标志寄存器：16位字利用了位字利用了9位。位。 标志分两类标志分两类：状态标志状态标志（6位）位）:反映刚刚完成的操作结果情况。反映刚刚完成的操作结果情况。控制标志控制标志（3位）位）:在某些指令操作中起控制作用。在某些指令操作中起控制作用。 820位地址加法器位地址加法器四个段寄存器：四个段寄存器：CS、DS、SS、ESCS管理代码段管理代码段;DS管理数据段管理数据段SS管理堆栈段管理堆栈段;ES管理

7、附加段管理附加段.16位的指令指针寄存器IP：IP中的内容是下一条指令对现行代码段基地址的偏移量，6字节的指令队列字节的指令队列指令队列共六字节，总线接指令队列共六字节，总线接口部件口部件BIU从内存取指令，从内存取指令，取来的总是放在指令队列中；取来的总是放在指令队列中；执行部件执行部件EU从指令队列取指从指令队列取指令，并执行。令，并执行。 9总线接口部件由下列总线接口部件由下列各部分组成各部分组成:(1)4个个段段地址寄存器；地址寄存器；CS16位的位的代码段代码段寄存器；寄存器；DS16位的位的数据段数据段寄存器；寄存器； ES16位的位的扩展段扩展段寄存器；寄存器；SS16位的位的堆

8、栈段堆栈段寄存器；寄存器； (2)16位的位的指令指针指令指针寄存器寄存器IP； 输入输入/输出输出控制电路控制电路内部暂存器内部暂存器 IP ES SS DS CS外部总线外部总线1 2 3 4 5 6地址地址加法加法器器指令队列缓冲器指令队列缓冲器总线接口部件总线接口部件 （BIU)20位位16位位8位位 10(3)20(3)20位的位的地址加法器地址加法器 将左移将左移 4 位的段寄存器的内容与偏移地址相加，形位的段寄存器的内容与偏移地址相加，形成成 20 位的物理地址，以便对位的物理地址，以便对 1 兆空间的存储器寻址。兆空间的存储器寻址。(4)6(4)6字节的指令队列缓冲器字节的指令

9、队列缓冲器 指令队列中包含若干个（指令队列中包含若干个（80866个，个，80884个）个）8 位寄存器，用于顺序存放从存储器中取出的指令，供执行位寄存器，用于顺序存放从存储器中取出的指令，供执行单元执行。单元执行。(5)(5)输入输入/ /输出控制电路输出控制电路 提供系统总线的控制信号，实现数据、地址和状态提供系统总线的控制信号，实现数据、地址和状态信息的分时传送。信息的分时传送。 11二、二、EU: 负责指令的执行。负责指令的执行。 执行部件的执行部件的功能功能就是就是负责从指令队列取指负责从指令队列取指 令并执行令并执行。执行部件由下列几个部分组成：执行部件由下列几个部分组成： (1)

10、 4个通用寄存器，个通用寄存器，即即AX、BX、CX、DX；(2) 4个专用寄存器，个专用寄存器，即即SP、BP、SI、DI； (3)标志寄存器标志寄存器FR； 12(4)算术逻辑单元算术逻辑单元ALU。 负责各种算术和逻辑负责各种算术和逻辑运算运算执行部分控制电路执行部分控制电路是是控制、定时与状态逻控制、定时与状态逻辑电路辑电路。用于用于控制执行单元中各控制执行单元中各部件按制定的要求协调工部件按制定的要求协调工作。作。执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器执行部件执行部件 （EU

11、)16位位 13EU和和BIU构成了一个简单的构成了一个简单的2工位流水线。工位流水线。其特点：其特点：将将CPU分为两个单元，可以使取指令和执行指令分为两个单元，可以使取指令和执行指令同时进行，减少了同时进行，减少了CPU为取指令而等待的时间，为取指令而等待的时间，从而提高了从而提高了CPU的利用率，提高了系统的运行速的利用率，提高了系统的运行速度。度。 14三、三、8086/8088的内部寄存器的内部寄存器(A) 累加器累加器 基地址寄存器基地址寄存器 计数器计数器 数据寄存器数据寄存器 (SP) 堆栈指针寄存器堆栈指针寄存器 基地址寄存器基地址寄存器 源变址寄存器源变址寄存器 目的变址寄

12、存器目的变址寄存器 (PC) 指令指针寄存器指令指针寄存器(PSW) 状态标志寄存器状态标志寄存器 代码段寄存器代码段寄存器 数据段寄存器数据段寄存器 堆栈段寄存器堆栈段寄存器 附加段寄存器附加段寄存器 AH AL BH BL CH CL DH DL AX BX CX DX SP BP SI DI IP FLAG CS DS SS ES通用寄存器通用寄存器和专用寄存和专用寄存器器控制寄存器控制寄存器 段寄存器段寄存器8位寄存器位寄存器16位寄存器位寄存器 15状态标志寄存器状态标志寄存器v进位标志进位标志C（Carry Flag）当结果的最高位产生一个进位或借位，则当结果的最高位产生一个进位或

13、借位，则CF=1，否则，否则CF=0。v 溢出标志溢出标志O（Overflow Flag）在算术运算中，带符号数的运算结果超出了在算术运算中，带符号数的运算结果超出了8位或位或16位位 带符号数能表达的范围，则带符号数能表达的范围，则OF=1，否则，否则OF=0。 8位（字节）运算位（字节）运算 -128 +127 16位（字）位（字） 运算运算 -32768 +32767v 符号标志符号标志S（Sign Flag） 结果的最高位（结果的最高位（D15 或或D7）为）为1，则，则SF=1，否则，否则 SF=0。v 零标志零标志Z（Zero Flag） 若运算的结果为若运算的结果为0，则，则ZF

14、=1，否则，否则ZF=0。v 奇偶标志奇偶标志P（Parity Flag） 若结果中若结果中1的个数为偶数，则的个数为偶数，则PF=1，否则，否则，PF=0。v 辅助进位标志辅助进位标志A(Auxiliary Flag) 在字节操作时，由低半字节在字节操作时，由低半字节(第第3位位)向高半字节，字操作时低字节向向高半字节，字操作时低字节向高字节由进位或借位，则高字节由进位或借位，则AF=1，否则，否则AF=0。1514131211109876543210O DITSZAPC 16状态标志寄存器状态标志寄存器v方向标志（方向标志（Direction Flag） D=1 ，串操作时地址自动，串操作

15、时地址自动减减量，量，D=0，串操作时地址自动，串操作时地址自动增增量。量。v 中断允许标志（中断允许标志（Interruptenable Flag） IF=1，则，则允许允许CPU接收外部的中断请求，接收外部的中断请求， IF=0，则，则屏蔽屏蔽外部中断请求。外部中断请求。v 追踪标志（追踪标志（Trace Flag）TF=1，使处理进入，使处理进入单步单步方式，以便于方式，以便于调试调试。O D I T S ZAPC 17例：两个带符号数例：两个带符号数 64 h , 64 h 相加。相加。 0 1 1 0 0 1 0 0 + 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 0

16、 OF=1（运算结果超过（运算结果超过127）；）； CF=0 ； ZF=0 ； SF=1 ； PF=0； AF=0 。 18 1 0 1 0 0 0 1 0+ 0 1 0 1 1 1 1 01 0 0 0 0 0 0 0 0CF=1 AF=1 PF=1SF=0 ZF=1 OF=？C7C6 = 0 OF = 0 19四、各寄存器的主要用途四、各寄存器的主要用途v寄存器寄存器 执行操作执行操作vAX 整字乘法，整字除法、整字整字乘法，整字除法、整字I/OvAL 字节乘法、字节除法、字节字节乘法、字节除法、字节I/O。查表，十。查表，十 进制算术运算进制算术运算vAH 字节乘法、字节除法字节乘法、

17、字节除法vBX 查表查表vCX 字符串操作，循环次数字符串操作，循环次数vCL 变量的移位和循环控制变量的移位和循环控制vDX 整字乘法，整字除法、间接寻址整字乘法，整字除法、间接寻址I/OvSP 堆栈操作堆栈操作vSI 字符串操作字符串操作vDI 字符串操作字符串操作 201、当、当8086的指令队列有两个空字节，的指令队列有两个空字节，BIU取指令到取指令到 指令队列中；指令队列中；2、执行部件、执行部件EU准备执行一条指令时，它从准备执行一条指令时，它从BIU的指的指 令队列取指令，然后执行；令队列取指令，然后执行； 特别的特别的：当指令要求访问存贮器或：当指令要求访问存贮器或 I/O

18、口时，执口时，执行单元行单元EU向总线接口单元向总线接口单元BIU发出请求，由发出请求，由BIU通过通过总线获取存储数据。总线获取存储数据。 213、指令队列已满，、指令队列已满，BIU与与EU又无总线请求时又无总线请求时, 总线总线 接口部件进入空闲状态。接口部件进入空闲状态。4、执行转移指令、调用指令、返回指令时，、执行转移指令、调用指令、返回指令时， BIU自动清除指令队自动清除指令队 列，然后从新地址取列，然后从新地址取 指令，并立即送给指令，并立即送给EU，然后再从新单元开，然后再从新单元开 始，重新填满队列机构。始，重新填满队列机构。 传统的计算机的工作？传统的计算机的工作？ 22

19、传统的计算机采用串行工作方式：传统的计算机采用串行工作方式：1、CPU访问存储器（存储数据或指令）时要访问存储器（存储数据或指令）时要等待总线操作的完成。等待总线操作的完成。2、CPU执行指令时，总线处于空闲状态。执行指令时，总线处于空闲状态。缺点：缺点：CPU无法全速运行。无法全速运行。 23v8086 CPU中有四个中有四个段寄存器：段寄存器：CS，DS，SS和和ES，这四个段，这四个段寄存器存放了寄存器存放了CPUCPU当当前可以寻址的四个段前可以寻址的四个段的基值的基值，也即可以从，也即可以从这四个段寄存器规定这四个段寄存器规定的逻辑段中存取指令的逻辑段中存取指令代码和数据。代码和数据

20、。v一旦这四个段寄一旦这四个段寄存器的内容被设定，存器的内容被设定，就规定了就规定了CPUCPU当前当前可寻址的段，可寻址的段，如如右图所示。右图所示。2.2 80862.2 8086存储器组织存储器组织 24v存储器的分段管理：存储器的分段管理： 任一段的长度任一段的长度64K，1M空间可以分成空间可以分成16个个连续的长度为连续的长度为64K的段，各段可以重叠、部的段，各段可以重叠、部分重叠、间断，所以可以分成无数个段。分重叠、间断，所以可以分成无数个段。v段基址：每一逻辑段的首地址。段基址：每一逻辑段的首地址。v段内偏移地址：存储单元与段首地址的距离。段内偏移地址：存储单元与段首地址的距

21、离。v8086系统一般规定各逻辑段在整数节的边界系统一般规定各逻辑段在整数节的边界开始。开始。 25 8086存储器的逻辑地址与物理存储器的逻辑地址与物理地址地址 逻辑地址与物理地址的关系逻辑地址与物理地址的关系v8086 CPU中的每个中的每个存储元在存储体中的存储元在存储体中的位置都可以使用位置都可以使用实际实际地址地址和和逻辑地址逻辑地址来表来表示。示。vCPU访问存储器时，访问存储器时，要形成要形成20位的物理地址，位的物理地址，即即先先找到某找到某段段，再再找到找到该段内的该段内的偏移量偏移量。v换句话说，换句话说，CPU是是以物理地址访问存储以物理地址访问存储器的，如右图所示。器的

22、，如右图所示。 2616216=FFFF H+164K0FFFF H0FFFE H0FFFD H00001 H00000 H逻辑地址空间逻辑地址空间20220=FFFFF h+1FFFFF hFFFFE hFFFFD hFFFFC h00001 h00000 h0FFFF h物理地址空间物理地址空间 27 8086存储器存储器20位物理地址的形成位物理地址的形成在存储段划分时，段内地址是连续的，段与段之间是在存储段划分时，段内地址是连续的，段与段之间是相互独立的。相互独立的。每个段的起始地址称段的每个段的起始地址称段的基址基址，段基址必须是能被，段基址必须是能被16整除的那些地址，即整除的那些

23、地址，即20位的段基址的低四位应当是位的段基址的低四位应当是0000。由于段起始地址的低四位为由于段起始地址的低四位为0，所以可用，所以可用20位地址的位地址的高高16位表示段的位表示段的基址基址，存放在，存放在段基址寄存器段基址寄存器中。中。段基址寄存器共四个：段基址寄存器共四个：CS、DS、ES、SS。 28 29例、例、8086/8088的运行过程的运行过程操作操作 ： 2 和和 2000单元内的数单元内的数10 相加相加.指令：指令： mov al, 2000 add al, 02 hlt机器指令：机器指令：1010 0000 A0h mov al,2000 0000 0000 00h

24、 0010 0000 20h 0000 0100 04h add al,02 0000 1010 02h 1111 0100 F4h hlt 30 31例例2 、CS=2000H,最大寻址空间可达多少最大寻址空间可达多少? CS左移四位：左移四位：20000 0H IP的内容：的内容：0 0 0 0FFFF H 2 0 0 0 0 2 0 0 0 0 + 0 0 0 0 + F F F F 2 0 0 0 0 2 F F F F 物理地址：物理地址：2 0 0 0 0 H2 F F F F H 64K 322.3 8086/8088CPU2.3 8086/8088CPU的引脚及功能的引脚及功能

25、v80868086微处理器采用微处理器采用DIP40DIP40封装，封装，4040个引脚个引脚v引脚按功能可分引脚按功能可分4 4部分：部分：地址总线地址总线、数据总线数据总线、控制总线控制总线、电源及时钟电源及时钟v引脚的类型有：引脚的类型有：双向双向、三态三态、输入输入、输出输出等；等；v双功能引脚双功能引脚 分时复用引脚分时复用引脚 工作方式不同功能不同引脚工作方式不同功能不同引脚 33一、一、8086/8088的引脚信号和工作模式的引脚信号和工作模式v8086/8088CPU两种工作模式，即两种工作模式，即最大模式最大模式和和最小模式最小模式。v最小模式最小模式：指在系统中只有：指在系

26、统中只有一个微处理器一个微处理器。所有的总线控制。所有的总线控制信号都有信号都有8086/8088产生，因此，控制逻辑电路最简单。产生，因此，控制逻辑电路最简单。v最大模式最大模式：在包含：在包含多个微处理器多个微处理器的系统中，多个处理器协调的系统中，多个处理器协调工作。如与工作。如与8086/8088配合的协处理器有：配合的协处理器有：8087 数值运算协数值运算协处理器，和处理器，和8089输入输出协处理器。输入输出协处理器。v两种工作模式的选择两种工作模式的选择完全有硬件的连接完全有硬件的连接决定，决定，二者部分引脚二者部分引脚功能不同。功能不同。v8088是一个准十六位的处理器，它只

27、复用了八根地址线用来是一个准十六位的处理器，它只复用了八根地址线用来传输数据，因此除了传输数据，因此除了AD8AD15和和BHE/SSO引脚不同外，其引脚不同外，其他引脚功能基本一致。他引脚功能基本一致。 34地址地址/数据线数据线地址地址/数据线数据线非屏蔽中断非屏蔽中断可屏蔽中断可屏蔽中断最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式读信号读信号总线保持请求信号总线保持请求信号总线保持响应信号总线保持响应信号写信号写信号存储器存储器/IO控制信号控制信号M/IO=1,选中存储器选中存储器M/IO=0,选中选中IO接口接口数据发送数据发送/接

28、收信号接收信号DT/R=1,发送发送DT/R=0,接收接收数据允许信号数据允许信号地址允许信号地址允许信号中断相应信号中断相应信号测试信号测试信号:执行执行WAIT指令，指令，CPU处于空转等待处于空转等待; TEST有效时有效时,结束等待状态。结束等待状态。准备好信号准备好信号:表示内存表示内存或或I/O设备准备好，设备准备好，可以进行数据传输。可以进行数据传输。复位信号复位信号 351、MN/MX：最小：最小/最大模式控制（输入，最大模式控制（输入，33脚）脚） 接接+5V，最小模式；接地，最大模式。，最小模式；接地，最大模式。2、VCC（40脚）：脚）：+5伏电源引出脚伏电源引出脚 GN

29、D（1、20脚）：接地引出脚。脚）：接地引出脚。3、AD15-AD0（第（第2-16，39脚，双向，三态）：脚，双向，三态）： 地址地址/数据线，分时复用数据线，分时复用; T1状态：状态：AD15AD0为地址信号；为地址信号； T2、T3、TW、T4状态：数据信号。状态：数据信号。4、A19/S6A16/S3（输出，三态，（输出，三态，35-38）：）： 地址地址/状态信号状态信号 36 T1状态：状态： A19A16为地址的高四位，为地址的高四位， T2、T3、TW、T4状态：为状态信号。状态：为状态信号。 S6=0，8086CPU连在总线上；连在总线上； S5：中断允许标志设置：中断允许

30、标志设置： S5=0，允许可屏蔽中断请求，允许可屏蔽中断请求 S5=1，禁止可屏蔽中断请求，禁止可屏蔽中断请求 S4 S3 0 0 使用使用ES 0 1 使用使用SS 1 0 使用使用CS 1 1 使用使用DS 375、BHE/S7（输出，三态，（输出，三态，34） T1状态：状态：D15D8有效，有效，BHE/S7输出输出BHE信号信号 T2、T3、TW、T4：为：为S7信号，在信号，在8086中无意义。中无意义。 BHE和和A0区分数据格式：区分数据格式： BHE A0 操作操作 数据引脚数据引脚 0 0 从偶地址从偶地址读读/写写一个字一个字 AD15AD0 1 0 从偶地址读从偶地址读

31、/写一个字节写一个字节 A D7AD0 0 1 从奇地址读从奇地址读/写一个字节写一个字节 AD15AD8 0 1 1 0从奇地址读从奇地址读/写一个字写一个字 AD15AD0 38读字节和字读字节和字 ，如图所示，如图所示 396、NMI：非屏蔽中断（输入，：非屏蔽中断（输入，17脚）：脚）： 不受中断允许标志不受中断允许标志IF的影响，不能用软件进行的影响，不能用软件进行 屏蔽。屏蔽。7、INTR可屏蔽中断请求（输入，可屏蔽中断请求（输入，18脚）：脚）： 若若IF=1，CPU将响应中断请求。将响应中断请求。8、RD读信号（输出，读信号（输出，32脚）：脚）： 将对内存或将对内存或I/O端

32、口进行操作。端口进行操作。9、CLK时钟（输入，时钟（输入，19脚）：脚）： 要求频率为：要求频率为：8086-2：8MHZ 4010、TEST：测试信号（输入，第：测试信号（输入，第23脚）：脚）： 执行执行WAIT指令，指令，CPU处于空转等待，当处于空转等待，当 TEST有效时，结束等待状态。有效时，结束等待状态。 11、RESET：复位信号（输入，：复位信号（输入，21脚）：脚）： 标志寄存器、标志寄存器、IP、CS、ES、SS、DS和指和指 令队列清零，令队列清零，CS置为置为FFFFH。12、READY：准备好信号（输入，：准备好信号（输入，22脚）：脚）： 表示内存或表示内存或I

33、/O设备准备好，可以进行数据传设备准备好，可以进行数据传 输。输。 41二、最小组态（最小模式）的引脚二、最小组态（最小模式）的引脚v当引脚当引脚33（MN/MX）接至）接至VCC时，时，24-31引引线的功能线的功能：1. INTA （24）：中断响应信号）：中断响应信号2. ALE（25）：地址锁存允许信号）：地址锁存允许信号。3.DEN（26）：数据允许信号，输出，三态。）：数据允许信号，输出，三态。4.DT/ R（27）：输出，三态）：输出，三态 DT/R=1,数据发送；数据发送； DT/R=0，数据接收。，数据接收。 425、M/IO（28脚）：输出，三态脚）：输出，三态 M/IO=

34、1，对存储器访问；，对存储器访问； M/IO=0，对，对I/O口访问。口访问。6、WR(输出，输出，29脚脚)：写信号：写信号 WR=0有效，有效，CPU正在对内存或正在对内存或I/O设备设备 进行写操作。进行写操作。 7、HOLD(输入输入31脚脚): 总线保持请求信号总线保持请求信号. HOLD：总线请求信号：总线请求信号8、HLDA： 总线保持响应信号总线保持响应信号 43三、三、8086在最小模式下的典型配置：在最小模式下的典型配置：1、MN/MX接接+5V；2、一片、一片8284,作为时钟发生器作为时钟发生器;3、三片、三片8282或或74LS373,作地址锁存器作地址锁存器;4、二

35、片、二片8286/8287,作总线驱动器作总线驱动器;8086在最小模式下的典型配置8282锁存器与8086的连接 448282锁存器锁存器 458286与8088的连接图 468282锁存器与8086的连接图 478086在最小模式下的在最小模式下的典型配置图典型配置图 48RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RDREADY CLK READYMN / MX+5V系统总线系统总线控制总线控制总线地址总线地址总线A19 A0数据总线数据总线D15D0 ALE BHE A19A16 AD15 AD 0 DT / R DEN8086CPUG74

36、LS373OEDIRG74LS2458284A最小组态最小组态 49四、四、8086/8088引脚相关问题的说明引脚相关问题的说明 v8088/8086的的数据线数据线与与地址线地址线、状态线状态线是分时复用是分时复用的，即在的，即在某一时刻某一时刻，总线上出现的是，总线上出现的是输出地址信息输出地址信息，在在另一时刻另一时刻，总线上是，总线上是所需读、写的数据信息，或所需读、写的数据信息，或状态信息状态信息。v除了个别引脚外，除了个别引脚外，8088/8086的控制信号引脚的定的控制信号引脚的定义是一致的，有差别的是，义是一致的，有差别的是，8088的第的第28脚为脚为IO/M，8086为为

37、M/IO，主要是为了使前者能与主要是为了使前者能与8 8位微处理器位微处理器8080/8085 8080/8085 相兼容的缘故相兼容的缘故。v8088的第的第34引脚为引脚为SSO(HIGH)，8086为为BHE/S7， 这是因为这是因为8086 有有16根数据线，可以用高、低根数据线，可以用高、低8位总位总线分别进行一个字节的传送，也可以同时进行两个线分别进行一个字节的传送，也可以同时进行两个字节的传送，字节的传送， 正是正是为了指明这几类操作而设置的为了指明这几类操作而设置的，而而8088的数据线只有的数据线只有8根，就不存在这一要求，因根，就不存在这一要求，因此就不需要引脚了。此就不需

38、要引脚了。 50vReset引脚是引脚是复位复位信号信号输入端输入端，系统启动、或在，系统启动、或在系统运行过程中，系统运行过程中，CPU在接收到在接收到Reset信号后，会信号后，会使系统复位。复位后，使系统复位。复位后，CPU处于如下状态：处于如下状态： CPU的的标志寄存器标志寄存器、指令指针寄存器指令指针寄存器IP、段寄存器段寄存器DS、ES、SS和和指令队列均被清零指令队列均被清零，代码段寄存器，代码段寄存器CS被置为被置为FFFFH，CPU将从将从0FFFF0H处开始执行处开始执行指令。指令。 51vCPU与内存、与内存、I/O端口之间在时间上的匹配主要端口之间在时间上的匹配主要靠

39、靠“READY”信号。信号。READY：等待状态信号等待状态信号 READY=0，CPU处于等待状处于等待状态，在总线周期中态，在总线周期中插入插入等待周期等待周期TW READY=1，8086CPU继续执继续执行行vRD信号与信号与IO/M（或（或M/IO）配合使用，指明从）配合使用，指明从内存或者内存或者I/O端口读信息端口读信息v高高4位位地址线地址线与与状态线状态线分时复用，在分时复用，在T1状态，状态，输出输出地址信息地址信息，在其余状态，输出，在其余状态，输出状态信息状态信息。 52主要操作主要操作系统复位与启动系统复位与启动总线操作总线操作中断操作中断操作最小模式下的总线请求最小

40、模式下的总线请求最大模式下的读写操作最大模式下的读写操作 53一、系统复位与启动一、系统复位与启动v通过通过RETSET引腿上的触发信号来执行。引腿上的触发信号来执行。 标志寄存器标志寄存器 : 清零清零 指令指针（指令指针（IP）: 0000H CS : FFFFH DS、ES、SS : 0000H 指令队列指令队列 : 空空 其它寄存器其它寄存器 : 0000H v复位后，第一条指令的地址：复位后，第一条指令的地址：CS左移四位为左移四位为FFFF0H 物理地址为物理地址为 FFFF0+0000H（IP中）中） =FFFF0Hv一般在一般在FFFFF0中，存放一条段交叉直接中，存放一条段交

41、叉直接JMP指令，指令，转移到系统程序实际开始处。转移到系统程序实际开始处。 54二、二、8086微处理器的基本时序微处理器的基本时序1、什么是、什么是时序？时序？ 时序是计算机操作运行的时间顺序时序是计算机操作运行的时间顺序 2、为什么要研究时序、为什么要研究时序可以进一步了解在微机系统的可以进一步了解在微机系统的工作过程工作过程中，中，CPU各引脚上信号之间的相对时间关系各引脚上信号之间的相对时间关系。由。由于微处理器内部电路、部件的工作情况，用于微处理器内部电路、部件的工作情况，用户是看不到的，通过检测户是看不到的，通过检测CPU引脚信号线上，引脚信号线上，各信号之间的相对时间关系，是判

42、断系统工各信号之间的相对时间关系，是判断系统工作是否正常的一种重要途径；作是否正常的一种重要途径；可以深入了解指令的执行过程可以深入了解指令的执行过程； 55可以使我们在程序设计时，选择合适的指令可以使我们在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长度及或指令序列，以尽量缩短程序代码的长度及程序的运行时间。程序的运行时间。 因为对于实现相同的功能，可以采用不同的指令因为对于实现相同的功能，可以采用不同的指令或指令序列，而这些指令或指令序列的字节数及或指令序列，而这些指令或指令序列的字节数及执行时间有可能不相同的。执行时间有可能不相同的。对于学习各功能部件与系统总线的连接及硬件

43、系对于学习各功能部件与系统总线的连接及硬件系统的调试，统的调试，都十分有意义，因为都十分有意义，因为CPU与存储器、与存储器、I/O端口协调工作时，存在一个时序上的配合问题。端口协调工作时，存在一个时序上的配合问题。才能更好地处理微机用于过程控制及解决实时控才能更好地处理微机用于过程控制及解决实时控制的问题制的问题. . 56v 微机系统的工作，必须严格按照一定的微机系统的工作，必须严格按照一定的时间时间关系关系来进行，来进行，CPU定时所用的周期有三种，定时所用的周期有三种，即即指令周期、总线周期和时钟周期。指令周期、总线周期和时钟周期。3 3、指令周期：、指令周期： 一条指令从其代码被从内

44、存单元中取出到其一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所所规定的操作执行完毕，所 用的时间，称为用的时间，称为相应指令的相应指令的指令周期指令周期。 由于指令的类型、功能不同，因此，不同指由于指令的类型、功能不同，因此，不同指 令所要完成的操作也不同，相应地，其所需令所要完成的操作也不同，相应地，其所需 的时间也不相同。也就是说，的时间也不相同。也就是说，指令周期的长指令周期的长 度因指令的不同而不同。度因指令的不同而不同。 574、总线周期：、总线周期： 我们把我们把CPU通过总线与内存或通过总线与内存或I/O端口之间，端口之间，进行一个字节数据交换所进行的操作，称为进

45、行一个字节数据交换所进行的操作，称为一次一次总线操作总线操作，相应于某个总线操作的时间，相应于某个总线操作的时间即为即为总线周期总线周期。 虽然，每条指令的功能不同，所需要进行的虽然，每条指令的功能不同，所需要进行的操作也不同，指令周期的长度也必不相同。操作也不同，指令周期的长度也必不相同。但是，我们可以对不同指令所需进行的操作但是，我们可以对不同指令所需进行的操作进行分解，它们又都是由一些基本的操作组进行分解，它们又都是由一些基本的操作组合而成的。合而成的。 585、时钟周期：、时钟周期： 时钟周期时钟周期是微机系统工作的是微机系统工作的最小时间单元最小时间单元，它，它取决于系统的取决于系统

46、的主频率主频率，系统完成任何操作所需，系统完成任何操作所需要的时间，均是时钟周期的整数倍。要的时间，均是时钟周期的整数倍。时钟周期时钟周期又称为又称为T状态。状态。v时钟周期是基本定时脉冲的两个沿之间的时间时钟周期是基本定时脉冲的两个沿之间的时间间隔，而基本定时脉冲是由外部振荡器产生的，间隔，而基本定时脉冲是由外部振荡器产生的，通过通过CPU的的CLK输入端输入，基本定时脉冲的输入端输入，基本定时脉冲的频率，我们称之为系统的主频率。频率，我们称之为系统的主频率。v例如例如8088CPU的主频率是的主频率是5MHz，其时钟周期，其时钟周期为为200ns。v一个基本的总线周期由一个基本的总线周期由

47、4个个T状态组成，我们分状态组成，我们分别称为别称为4个状态，在每个个状态，在每个T状态下，状态下，CPU完成不完成不同的动作。同的动作。 59 60 616、插入等待状态、插入等待状态Twv同步时序通过插入等待状态，来使速度差别同步时序通过插入等待状态，来使速度差别较大的两部分保持同步。较大的两部分保持同步。v在在读写总线周期中，判断是否插入读写总线周期中，判断是否插入Tw(1) (1) 在在T3T3的前沿检测的前沿检测READYREADY引脚是否有效；引脚是否有效；(2) (2) 如果如果READYREADY无效，在无效，在T3T3和和T4T4之间插入一之间插入一 个等效于个等效于T3T3的的TwTw，转，转1 1；(3) (3) 如果如果READYREADY有效，执行完该有效，